불량 분석 개요
칩 하나가 테스트에서 떨어졌다. 그 안에는 수십억 개의 트랜지스터와 수 킬로미터의 배선이 있고, 범인은 그중 수십 나노미터짜리 한 점일 수 있다. 불량 분석(Failure Analysis, FA)은 전기적 증상에서 출발해 그 한 점을 찾아내고, 그것이 왜 생겼는지를 공정·설계·사용 조건의 언어로 설명하는 일이다. 이 장은 책 전체의 지도다. 수사가 어떤 순서로 진행되고, 왜 그 순서여야 하는지를 먼저 본다.
- 불량 모드, 불량 메커니즘, 근본 원인을 구분하고 같은 모드가 여러 메커니즘에서 나올 수 있음을 설명한다.
- 접수에서 시정 조치까지 불량 분석의 여덟 단계와 각 단계가 이 책의 몇 장에 해당하는지 안다.
- 10 mm 다이에서 30 nm 결함을 찾는 일이 면적비로 얼마인지 계산하고, 단계마다 탐색 범위가 얼마나 줄어드는지 본다.
- "비파괴에서 파괴로" 원칙을 설명하고, 순서를 어기면 어떤 증거가 사라지는지 예를 든다.
- 기법별 분해능·소요 시간·시료 손상의 대략적인 크기를 안다.
불량 분석은 무엇이고 왜 하는가
불량 분석은 "이 칩이 왜 동작하지 않는가"라는 질문에 물리적 증거로 답하는 과정이다. 테스트가 알려 주는 것은 어떤 항목에서 떨어졌다는 사실까지다. 불량 분석은 거기서 더 내려가 칩 안의 어느 구조가 어떻게 잘못되었는지를 영상과 측정값으로 보이고, 그 결함을 만든 공정 단계나 설계 약점, 사용 조건을 지목한다. 결과물은 사진 한 장으로 끝나지 않는다. 같은 불량이 다시 생기지 않게 하는 시정 조치까지 가야 분석이 끝난다.
불량 분석을 요청하는 쪽은 크게 셋이다.
- 수율 개선. 웨이퍼 테스트에서 떨어진 다이를 분석해 공정 결함을 찾는다. 양산 초기에는 수율이 낮고 불량 다이가 많으므로, 한 다이를 깊이 파는 것과 많은 다이의 통계를 보는 것을 함께 쓴다. 수율과 결함 밀도의 관계는 ProcessBook 계측·결함·수율 장에서 다룬다.
- 신뢰성. 고온 동작 수명 시험, 온도 사이클, 고온 고습 시험 같은 인증 시험에서 나온 불량을 분석한다. 출하 때는 정상이던 칩이 시간이 지나 고장 나는 경우이므로 열화 메커니즘(2장)을 밝혀 수명을 예측하는 것이 목적이다.
- 고객 반품. 현장에서 고장 난 제품이 반품 승인(Return Material Authorization, RMA) 절차로 돌아온다. 시료가 한두 개뿐이고 다시 구할 수 없는 경우가 많다. 고객은 원인과 재발 방지 대책을 정해진 기한 안에 요구한다.
세 경우 모두 시료는 유한하고, 분석 과정에서 시료가 소모된다는 점이 같다. 반품 시료가 하나뿐이라면 실수할 기회도 한 번뿐이다. 이 책의 모든 장이 "이 기법은 무엇을 알려 주고, 무엇을 알려 주지 못하며, 시료에 무엇을 남기는가"를 따지는 이유다.
모드, 메커니즘, 근본 원인
불량을 말할 때는 세 층위를 섞지 않아야 한다. 불량 모드(Failure mode)는 밖에서 관찰되는 증상이다. 단선, 단락, 누설 전류 증가, 특정 전압에서의 기능 불량처럼 전기적 용어로 쓴다. 불량 메커니즘(Failure mechanism)은 그 증상을 만든 물리적·화학적 과정이다. 전자 이동, 산화막 절연 파괴, 비아 보이드가 여기에 속한다. 근본 원인(Root cause)은 그 메커니즘이 왜 이 칩에서 일어났는가에 대한 답이며 공정 조건, 설계 여유, 사용 환경의 언어로 쓴다.
세 층위를 나누는 이유는 대응 관계가 일대일이 아니기 때문이다. "단선"이라는 한 가지 모드는 비아 보이드, 전자 이동, 본드 와이어 끊김에서 모두 나온다. 거꾸로 게이트 산화막 파괴라는 한 가지 메커니즘은 조건에 따라 단락으로도, 누설 증가로도, 시간이 지나 나타나는 불량으로도 보인다. 모드만 보고 메커니즘을 단정하면 엉뚱한 곳을 파게 된다. 아래 도해에서 모드를 고르고, 가능한 메커니즘과 그것을 가려낼 기법이 어떻게 갈라지는지 보자.
모드 → 메커니즘 → 가려낼 기법
| 불량 모드 | 가능한 메커니즘 (예) | 가능한 근본 원인 (예) |
|---|---|---|
| 단선 | 비아 보이드, 전자 이동, 와이어·범프 끊김 | 도금·세정 불량, 전류 밀도 설계 초과, 온도 사이클에 의한 피로 |
| 단락 | 배선 브리지, 산화막 파괴, 래치업 | CMP 잔류 금속, 이물, ESD 보호 회로 부족 |
| 누설 증가 | 산화막 손상, 접합 손상, 고저항 브리지 | 플라스마 손상, ESD, 금속 오염 |
| 저전압·고속에서만 불량 | 저항성 비아·콘택, 가늘어진 배선, 문턱 전압 이동 | 식각 잔류물, 노광 초점 불량, 공정 변동 |
| 사용 중 열화 | BTI·HCI, 전자 이동, TDDB | 사용 전압·온도 초과, 설계 여유 부족 |
각 메커니즘의 물리는 2장에서 다룬다. 여기서 기억할 것은 방향이다. 분석가는 모드에서 출발해 메커니즘 후보를 여러 개 세우고, 후보를 하나씩 지워 나간다. 후보를 지우는 데 쓰는 것이 이 책의 나머지 장에 나오는 기법들이다.
수사의 순서: 여덟 단계
불량 분석의 표준 흐름은 여덟 단계로 나눌 수 있다. 실험실마다 이름과 세부 순서는 다르고 사건에 따라 건너뛰는 단계도 있지만, 뼈대는 같다. 앞 단계는 시료를 그대로 두고 정보를 얻고, 뒤 단계로 갈수록 시료를 깎고 자른다.
| 단계 | 알려 주는 것 | 알려 주지 못하는 것 | 시료에 남는 것 |
|---|---|---|---|
| 접수·이력 확인 1장 | 로트, 웨이퍼, 테스트 이력, 불량이 처음 나타난 시점과 조건 | 칩 안에서 무슨 일이 있었는지 | 없음 |
| 전기적 검증 3장 · 4장 | 불량이 재현되는 전압·온도·주파수, 웨이퍼 위 분포, 스캔 진단이 지목한 후보 넷 | 후보 넷 위 어느 지점인지, 결함의 물리적 형태 | 없음 (과전압·과전류를 걸지 않는 한) |
| 비파괴 검사 5장 | 와이어·범프·박리 같은 패키지 수준 이상의 유무 | 다이 안 배선·소자 수준의 결함 | 없음. X선 선량에 민감한 소자는 주의 |
| 결함 위치 추적 6장 · 7장 · 8장 | 이상 전류·발열·타이밍 변화가 생기는 지점 (약 1 µm) | 지점 안 어느 층의 어느 구조인지, 결함의 형태 | 패키지 개봉, 후면 연마. 칩은 계속 동작해야 한다 |
| 층 제거 9장 | 결함이 있는 층을 표면으로 드러낸다 | 그 자체로는 결함을 지목하지 못한다 | 위쪽 층 전부 소실. 이후 전기적 동작 불가 |
| 물리 분석 10장 · 11장 · 12장 | 결함의 형태와 크기, 단면 구조, 계면 상태 | 결함이 무슨 물질인지 (영상의 밝기만으로는 부족) | 단면 가공 부위 소실. TEM 시료는 그 자리에서 한 장만 나온다 |
| 성분 분석 13장 | 결함 부위의 원소와 화학 결합 상태 | 그 물질이 어느 공정에서 들어왔는지 (공정 지식이 필요) | 전자빔 손상, 탄소 오염 |
| 근본 원인·시정 조치 14장 | 결함을 만든 공정 단계·장비·조건, 재발 방지 대책과 그 검증 | — | — |
스케일의 문제: 건초더미는 얼마나 큰가
순서가 필요한 근본 이유는 크기의 차이다. 한 변 10 mm인 다이에서 30 nm 크기의 결함을 찾는다고 하자. 길이로는 \(10\,\mathrm{mm} / 30\,\mathrm{nm} \approx 3.3\times10^{5}\)배, 면적으로는 그 제곱이다.
결함을 볼 수 있는 배율로 다이 전체를 훑으면 어떻게 될까. 결함 하나에 화소 \(k\)개가 걸쳐야 알아볼 수 있다고 하면 화소 크기는 \(d/k\), 한 장의 시야는 화소 수 \(n\)을 곱한 값이다. 필요한 영상 수와 시간은 다음과 같다.
건초더미 계산기: 통째로 훑으면 얼마나 걸리나
결론은 분명하다. 분해능이 좋은 도구일수록 한 번에 보는 범위가 좁고, 통째로 훑는 방법은 성립하지 않는다. 그래서 불량 분석은 분해능이 낮지만 넓게 보는 기법으로 범위를 줄이고, 줄어든 범위에만 분해능이 높은 기법을 쓴다. 아래 시뮬레이터는 한 시료가 웨이퍼에서 결함까지 좁혀지는 과정을 단계별로 보여 준다.
탐색 범위 깔때기: 웨이퍼에서 비아 하나까지
핵심 원칙: 비파괴에서 파괴로
깔때기의 각 단계는 다음 단계의 입력이다. 스캔 진단이 후보 넷을 주지 않으면 에미션 영상의 여러 발광점 중 어느 것이 불량과 관련 있는지 알 수 없다. 위치 추적이 지점을 주지 않으면 층 제거를 어느 층에서 멈출지, FIB로 어디를 자를지 정할 수 없다. 그리고 뒤 단계는 앞 단계의 전제를 없앤다. 대표적인 되돌릴 수 없는 단계는 다음과 같다.
- 패키지 개봉(디캡). 몰드를 녹이면 박리와 몰드 내부 상태는 원래 모습이 아니다. X선과 초음파 검사는 그 전에 끝내야 한다. 잘 열면 칩은 계속 동작한다.
- 층 제거. 전원 배선과 상층 배선이 사라지므로 칩에 전원을 넣어 동작시킬 수 없다. 에미션, 레이저 자극, 파형 측정처럼 동작 중인 칩이 필요한 기법은 모두 끝난다. 남는 것은 노출된 층에서의 전압 대비와 나노프로빙뿐이다.
- FIB 단면 가공. 깎아 낸 부피는 사라진다. 결함을 반쯤 지나쳐 깎으면 남은 반쪽만 볼 수 있고, 엉뚱한 곳을 깎으면 아무것도 얻지 못한다.
- TEM 시료 제작. 결함 부위에서 두께 100 nm 안팎의 박편 한 장을 떼어 낸다. 같은 결함에서 방향을 바꿔 다시 만들 수 없다.
아래에서 기법을 직접 골라 실행해 보자. 시료는 하나뿐이고, 결함은 V2(M2와 M3 사이 비아) 한 곳에 숨어 있다.
순서가 중요한 이유: 시료는 하나뿐이다
분해능, 시간, 성공률의 감각
기법을 고를 때는 분해능만 보지 않는다. 한 번에 보는 범위, 걸리는 시간, 시료에 남는 손상이 함께 움직인다. 아래 값은 교과서와 핸드북에 나오는 대표적인 크기를 대략 옮긴 것이다. 장비와 시료 조건에 따라 몇 배씩 달라진다.
| 기법 | 공간 분해능 (대략) | 한 번에 보는 범위 | 소요 시간 | 시료 손상 | 장 |
|---|---|---|---|---|---|
| 웨이퍼·패키지 테스트 | 다이 단위 | 웨이퍼 전체 | 다이당 초~분 | 없음 | 3 |
| 스캔 진단 | 넷 단위 (길이 수십 µm~) | 다이 전체 논리 | 분~시간 (계산) | 없음 | 4 |
| X선 투과·CT | 약 1 µm (나노 CT는 그 이하) | 패키지 전체 | 분~수 시간 | 없음 (선량 주의) | 5 |
| 초음파 현미경(SAM) | 수십 µm (주파수에 따라) | 패키지 전체 | 분 | 없음 (물에 담근다) | 5 |
| 포톤 에미션 | 약 1 µm (침지 렌즈로 약 0.3 µm) | 수십 µm~다이 | 분~시간 | 개봉·후면 연마 | 6 |
| OBIRCH 등 레이저 자극 | 약 1 µm | 수십 µm~다이 | 분~시간 | 개봉·후면 연마 | 7 |
| 락인 열화상 | 약 3~5 µm | 다이~패키지 | 분~시간 | 거의 없음 | 7 |
| SEM (전압 대비) | 약 1~수 nm | µm~수백 µm | 분 | 층 제거 필요, 전자빔 대전·오염 | 10 |
| 나노프로빙 | 트랜지스터·비아 하나 | 탐침 4~8개가 닿는 범위 | 수 시간 | 층 제거 필요, 탐침 자국 | 10 |
| FIB 단면 | 약 5~10 nm (이온빔), 관찰은 SEM | 폭 수~수십 µm | 한 곳에 약 1시간 안팎 | 가공 부위 소실, Ga 주입 | 11 |
| TEM·STEM | 약 0.1~0.2 nm | 박편 폭 수 µm | 시료 제작 포함 수 시간~하루 | 박편 한 장만 남는다 | 12 |
| EDS·EELS (STEM) | 약 1 nm, 검출 한계 약 0.1~1 at% | 박편 안 수백 nm | 분~시간 | 전자빔 손상 | 13 |
표를 위에서 아래로 읽으면 분해능은 다이 단위에서 원자 간격까지 약 여덟 자릿수 좋아지고, 한 번에 보는 범위는 그만큼 좁아진다. 장비 값과 숙련도 요구도 아래로 갈수록 커진다. TEM과 그 시료를 만드는 FIB는 실험실에서 가장 비싸고 대기 줄이 긴 장비에 속한다.
사건 하나에 걸리는 시간과 성공률
사건 하나를 근본 원인까지 끝내는 데는 단순한 패키지 불량이면 하루 이틀, 다이 안쪽의 미세 결함이면 한두 주, 재현이 까다로운 마진 불량이면 그 이상이 걸린다. 그리고 모든 사건이 해결되지는 않는다. 각 단계가 독립적으로 성공한다고 단순하게 보면 전체 성공 확률은 단계별 성공 확률의 곱이다.
실패는 대개 세 가지 꼴이다. 불량이 재현되지 않는 경우(NTF, No Trouble Found), 위치 추적 신호가 나오지 않는 경우, 물리 분석에서 결함을 지나치거나 못 본 경우다. 뒤의 장들은 각 기법이 실패하는 조건을 함께 다룬다.
사건 파일: 접수
이 책에는 처음부터 끝까지 이어지는 가상의 사건이 하나 있다. 각 장의 끝에서 그 장의 기법을 이 사건에 적용하고, 얻은 단서와 아직 모르는 것을 정리한다. 실제 회사나 제품과는 무관하다.
수율이 6%p 떨어진 로트
가상의 28 nm 모바일 SoC다. 배선은 구리 듀얼 다마신 8층. 양산 중인 제품에서 특정 로트의 웨이퍼 테스트 수율이 평소보다 약 6%p 낮게 나왔다. 테스트 로그에 적힌 불량 항목은 "저전압에서 스캔 테스트 불량"이다. 정상 전압에서는 같은 다이가 통과한다.
지금 가진 것은 불량 모드 한 줄뿐이다. 메커니즘 후보도, 다이 안의 위치도, 원인이 된 공정도 모른다. 불량 다이는 여러 개 확보되어 있으므로 일부는 전기적 분석에, 일부는 이후 파괴 분석에 나눠 쓸 수 있다.
핵심 정리
- 불량 분석은 전기적 증상에서 출발해 물리적 결함을 찾고, 그 결함을 만든 공정·설계·사용 조건까지 거슬러 올라가 재발을 막는 일이다. 수율 개선, 신뢰성 인증, 고객 반품 대응이 주된 수요다.
- 불량 모드(증상), 메커니즘(물리적 과정), 근본 원인(왜 생겼나)은 서로 다른 층위다. 한 모드는 여러 메커니즘에서 나오므로 후보를 세우고 지워 나간다.
- 흐름은 접수 → 전기적 검증 → 비파괴 검사 → 위치 추적 → 층 제거 → 물리 분석 → 성분 분석 → 근본 원인이다.
- 10 mm 다이에서 30 nm 결함은 면적으로 약 1011분의 1이다. 고배율로 통째로 훑는 방법은 성립하지 않으며, 넓게 보는 기법으로 범위를 줄인 뒤 좁게 보는 기법을 쓴다.
- 층 제거, FIB 단면, TEM 시료 제작은 되돌릴 수 없다. 층 제거 뒤에는 칩을 동작시키는 모든 기법이 불가능해진다. 그래서 비파괴에서 파괴로 간다.
- 분해능이 좋아질수록 시야는 좁아지고 시간과 손상은 커진다. 단계가 많을수록 전체 성공률은 낮아지므로 각 단계에서 다음 단계에 필요한 정보를 확실히 남겨야 한다.
확인 퀴즈
1. 다음 중 "불량 메커니즘"에 해당하는 서술은?
2. 한 변 5 mm 다이에서 50 nm 결함이 차지하는 면적 비율은?
3. 층 제거를 포톤 에미션보다 먼저 하면 안 되는 가장 직접적인 이유는?
4. 스캔 진단이 후보 넷을 주었고, OBIRCH가 그 넷 위 약 1 µm 지점을 지목했다. 이 시점에 아직 알 수 없는 것은?