Chapter 08

동적 분석과 회로 프로빙

앞의 두 장은 칩을 멈춰 세워 놓고 조사했다. 전원만 걸거나 한 상태에 고정한 뒤 빛과 열을 읽었다. 그런데 저전압이나 고주파에서만 틀리는 칩은 멈춰 있을 때는 아무 이상이 없다. 이런 용의자는 일을 시켜 놓고 심문해야 한다. 이 장에서는 테스터로 칩을 실제로 동작시키면서, 실리콘 후면으로 레이저를 넣어 어디를 건드리면 판정이 바뀌는지, 어느 노드의 파형이 늦는지를 알아낸다.

정적 기법으로 보이지 않는 소프트 불량에 동적 분석이 필요한 이유를 설명한다.
SDL과 LADA의 자극 원리를 구분하고, 슈무 경계 조건이 신호를 좌우함을 확인한다.
LVP 신호가 생기는 원리와 변조 깊이, 평균 횟수와 신호 대 잡음비의 관계를 계산한다.
EOFM 주파수 지도와 시간 분해 에미션이 주는 정보와 한계를 비교한다.
광학 분해능과 고체 침지 렌즈의 효과를 공정 노드의 게이트 피치와 견준다.

왜 동작 중에 봐야 하는가

6장의 포톤 에미션과 7장의 OBIRCH는 정적 바이어스에서 흐르는 전류를 단서로 삼는다. 단락이나 누설처럼 전류가 계속 흐르는 결함에는 잘 맞는다. 그러나 다음과 같은 불량은 정적 상태에서 전류 이상이 거의 없다.

지연 불량: 저항성 비아, 가는 배선, 약한 트랜지스터 때문에 신호가 수십~수백 ps 늦게 도착한다. 논리 값은 결국 맞지만 클록 에지에 늦는다.
마진 불량: 특정 전압·온도·주파수 모서리에서만 틀린다. 이런 불량을 소프트 불량(Soft defect)이라 부른다. 조건을 바꾸면 합격한다는 뜻이다.
기능 불량: 특정 패턴 순서에서만 나타나는 경합, 잡음 결합, 설계 여유 부족.

이런 불량은 칩을 테스터에 물려 불량이 나는 바로 그 패턴과 조건으로 돌리면서 봐야 한다. 문제는 접근 경로다. 플립칩 패키지에서는 칩의 앞면이 기판을 향하고, 앞면에는 금속 배선이 열 층 가까이 덮여 있어 트랜지스터가 보이지 않는다. 반면 실리콘은 약 1.1 µm보다 긴 파장의 근적외선에 투명하다. 그래서 후면을 얇게 갈고 닦아 실리콘을 통과해 트랜지스터를 들여다보는 방식이 동적 분석의 표준이 됐다.

후면 동적 분석의 구성. 테스터가 칩을 불량 조건으로 반복 구동한다. 레이저는 후면 실리콘과 고체 침지 렌즈를 지나 활성층에 맺힌다. 자극 기법(SDL·LADA)은 테스터의 판정을, 관측 기법(LVP·EOFM)은 반사광의 미세한 변조를 화소나 파형으로 만든다.

이 장의 기법은 둘로 나뉜다. 자극 기법은 레이저로 한 점을 건드리고 칩 전체의 합격·불합격이 바뀌는지 본다. 관측 기법은 칩을 건드리지 않으려 애쓰면서 한 노드의 전기 신호를 빛으로 읽는다. 앞의 것은 "어디가 민감한가"를, 뒤의 것은 "거기서 실제로 무슨 일이 일어나는가"를 알려 준다.

동적 레이저 자극: SDL과 LADA

칩이 합격과 불합격의 경계에 아슬아슬하게 걸려 있다고 하자. 이때 회로의 한 점을 조금만 데우거나 광전류를 조금만 흘려도 판정이 뒤집힌다. 레이저를 주사하면서 화소마다 테스트 패턴을 한 번(또는 여러 번) 돌리고, 그 화소에 합격이면 흰색, 불합격이면 검은색을 찍으면 판정을 좌우하는 지점의 지도가 나온다. 이것이 동적 레이저 자극(Dynamic laser stimulation, DLS)이다.

SDL(Soft defect localization): 약 1340 nm 레이저를 쓴다. 광자 에너지가 실리콘 밴드갭보다 작아 전자·정공 쌍을 만들지 않고 열만 준다. 국소 온도가 수 K~수십 K 오르면 금속 저항이 늘고, 트랜지스터 이동도가 떨어지며, 접촉성 저항 결함은 저항이 달라진다. 결국 그 지점을 지나는 경로의 지연이 수 ps~수십 ps 바뀐다.
LADA(Laser-assisted device alteration): 약 1064 nm 레이저를 쓴다. 광자 에너지가 밴드갭보다 조금 커서 접합 근처에 광전류가 생긴다. 이 전류가 트랜지스터의 구동 능력을 미세하게 돕거나 방해해 스위칭 시점을 바꾼다. 금속이나 비아에는 직접 작용하지 않으므로, 경로 위의 민감한 트랜지스터를 찾는 설계 디버그에 주로 쓴다.

$$t_{\text{path}}(V,\,T) + \Delta t_{\text{laser}}(x, y) \;\lessgtr\; T_{\text{clk}} - t_{\text{setup}}$$

$t_{\text{path}}$는 레이저가 없을 때의 경로 지연, $\Delta t_{\text{laser}}$는 레이저가 $(x, y)$에 있을 때의 지연 변화, $T_{\text{clk}}$는 테스트 주기다. 여유(슬랙) $s = T_{\text{clk}} - t_{\text{setup}} - t_{\text{path}}$의 크기가 $|\Delta t_{\text{laser}}|$보다 작을 때만 판정이 뒤집힌다. 레이저가 바꿀 수 있는 지연은 수십 ps가 고작이므로, 칩을 슈무 플롯(3장)의 경계 위에 정확히 올려 놓는 것이 이 기법의 전부라고 해도 지나치지 않다.

아래 시뮬레이터는 CASE FB-28의 후보 넷 주변을 후면에서 주사한다. 배선 영상은 레이아웃을 겹쳐 그린 것이고, 초록 화소는 레이저가 그 자리에 있을 때 불합격이 합격으로, 빨강 화소는 합격이 불합격으로 바뀐 곳이다. 처음 상태는 경계에서 멀어 아무것도 나오지 않는다.

SIMULATOR

SDL 주사: 판정이 뒤집히는 지점 찾기

전원 전압 테스트 주기 레이저 출력 화소당 패턴 반복 후보 넷·OBIRCH 지점 겹치기

경로 지연 (레이저 없음)—

여유 (슬랙)—

기준 합격률—

뒤집힌 화소—

판독—

해볼 것: ① 처음 조건(0.85 V, 1000 ps)은 여유가 −80 ps라 레이저를 어디에 놓아도 전부 불합격이다. 주기를 천천히 늘리거나 "경계 찾기"를 눌러 보자. 여유가 −40 ps 안으로 들어와야 한 점이 초록으로 켜진다. ② 주기를 조금 더 늘려 합격 쪽 경계(여유 +5 ps 안팎)에 두면 결함은 사라지고, 데우면 느려지는 정상 게이트들이 빨강으로 나타난다. 경계의 어느 쪽에 서느냐에 따라 보이는 것이 다르다. ③ LADA로 바꾸면 비아는 반응하지 않고 트랜지스터만 보인다. ④ 여유를 0 근처에 두고 화소당 반복을 1회로 줄이면 테스터 지터 때문에 영상 전체가 얼룩진다. 반복을 늘리면 가라앉지만 주사 시간이 그만큼 길어진다. (모델: 테스터 지터 σ 6 ps, 결함에 의한 추가 지연 180 ps)

SDL이 알려 주는 것은 "이 지점의 온도를 바꾸면 판정이 바뀐다"는 사실이다. 그 지점이 결함일 수도 있고, 결함 때문에 여유가 사라진 경로 위의 정상 소자일 수도 있다. 그래서 SDL 지점은 스캔 진단의 후보 넷(4장), OBIRCH 지점(7장)과 겹쳐 봐야 의미가 생긴다. 알려 주지 못하는 것은 지연이 실제로 얼마나 늘었는지, 결함이 어느 층에 있는지다. 레이저 스폿은 깊이 방향으로 배선 층을 구분하지 못한다.

시간과 손상화소마다 테스트 패턴을 끝까지 돌려야 하므로 패턴이 길면 한 장에 수십 분이 걸린다. 불량을 일으키는 구간만 잘라 짧은 루프로 만드는 준비가 필요하다. 1340 nm 레이저는 정상 출력에서는 흔적을 남기지 않지만, 출력을 지나치게 올리면 국소 과열로 금속이나 소자가 변할 수 있다. 1064 nm는 광전류가 래치업을 일으킬 수 있으므로 출력을 낮은 값에서부터 올린다.

레이저 전압 프로빙: 빛으로 읽는 파형

탐침을 댈 수 없는 내부 노드의 파형을 보고 싶다. 레이저 전압 프로빙(Laser voltage probing, LVP)은 후면에서 트랜지스터의 활성 영역에 레이저를 고정해 놓고, 되돌아오는 빛의 세기를 빠른 검출기로 잰다. 반사광의 대부분은 변하지 않지만, 그 가운데 아주 작은 부분이 노드 전압을 따라 흔들린다.

LVP 신호의 근원. 후면으로 들어온 빛은 활성 영역을 지나 게이트와 금속에서 반사돼 돌아온다. 채널 반전층과 접합 공핍층의 자유 캐리어 밀도가 전압에 따라 바뀌면 그 구간의 흡수와 굴절률이 달라지고, 반사광의 세기가 미세하게 변조된다.

변조의 주된 원인은 자유 캐리어 효과다. 자유 전자·정공은 적외선을 흡수하고 굴절률을 낮춘다. 트랜지스터가 켜지면 채널에 반전층이 생기고, 드레인 전압이 바뀌면 접합 공핍층의 폭이 변한다. 빛이 지나는 경로의 캐리어 분포가 달라지므로 반사광의 세기와 위상이 달라진다. 밴드갭에 가까운 1064 nm에서는 강한 전기장이 흡수단을 옮기는 프란츠–켈디시 효과(Franz–Keldysh effect)도 함께 기여한다. 어느 쪽이든 변조 깊이는 반사광의 수백 ppm 수준이다.

한 번의 측정에서는 광자 수의 통계적 요동(샷 잡음)이 신호보다 훨씬 크다. 그래서 테스트 패턴을 반복하면서 같은 시각의 값을 수천~수백만 번 더한다. 잡음은 무작위라 서로 지워지고 신호는 쌓인다.

$$\mathrm{SNR}_N = \mathrm{SNR}_1 \sqrt{N}, \qquad \mathrm{SNR}_1 \approx m \sqrt{N_{\text{ph}}}$$

$N$은 평균 횟수, $m$은 변조 깊이($\Delta R / R$), $N_{\text{ph}}$는 시간 한 칸 동안 검출되는 광자 수다. 예를 들어 검출 광량이 약 100 µW이고 시간 분해능이 50 ps이면 $N_{\text{ph}} \approx 3 \times 10^4$, $m = 300$ ppm일 때 $\mathrm{SNR}_1 \approx 0.05$다. SNR 10을 얻으려면 약 $3 \times 10^4$번 평균해야 한다. 변조 깊이가 절반이 되면 필요한 평균 횟수는 네 배가 된다.

SIMULATOR

LVP 파형: 결함 앞과 뒤

평균 횟수 변조 깊이 정상 다이 파형 겹치기

평균 횟수 N—

SNR—

정상 대비 상승 지연—

획득 시간—

해볼 것: ① 평균 횟수를 1로 내리면 파형은 잡음에 완전히 묻힌다. 올리면서 SNR이 √N으로 커지는 것을 확인하자. 4배 평균할 때마다 SNR은 2배다. ② 탐침 위치를 "결함 앞"으로 옮기면 정상 다이와 겹친다. "결함 뒤"에서는 상승 에지가 약 180 ps 늦고 기울기도 완만하다. "다음 단"에서는 기울기는 회복되지만 지연은 그대로 남는다. 에지가 처음 뭉개지는 노드가 결함 바로 뒤다. ③ 변조 깊이를 100 ppm으로 줄이고 같은 SNR을 얻는 데 평균이 몇 배 필요한지 세어 보자. (모델: 단발 잡음 5500 ppm, 패턴 루프 10 µs. 평균 1024회까지는 잡음을 실제로 더해 계산한다.)

LVP가 알려 주는 것은 한 노드의 스위칭 시각과 논리 상태의 흐름이다. 정상 다이의 같은 노드와 비교하면 지연이 어디서 처음 생기는지를 수십 ps 정밀도로 짚을 수 있다. 알려 주지 못하는 것은 전압의 절대값이다. 신호 크기는 캐리어 분포와 스폿 위치, 간섭 조건에 따라 달라지므로 파형의 높이를 전압으로 읽으면 안 된다. 또 스폿 안에 여러 트랜지스터가 들어오면 그 신호들이 섞인다. 금속 배선 자체에서는 신호가 나오지 않으므로, 비아가 느린지를 직접 보는 것이 아니라 비아 앞뒤의 트랜지스터를 비교해 추론한다.

주파수 지도와 시간 분해 에미션

LVP는 한 점의 파형을 준다. 어느 점을 찍어야 할지 모를 때는 지도가 먼저 필요하다. 레이저를 주사하면서 검출기 출력을 스펙트럼 분석기에 넣고 한 주파수 성분의 크기만 화소 밝기로 삼으면, 그 주파수로 스위칭하는 트랜지스터만 밝게 나온다. 이것이 주파수 지도이며 EOFM(Electro-optical frequency mapping) 또는 LVI(Laser voltage imaging)라고 부른다.

클록 주파수를 고르면 클록 트리가 어디까지 살아 있는지 보인다. 스캔 체인에 0101… 패턴을 밀어 넣으면 데이터는 클록의 절반 주파수로 뒤집히므로, 그 주파수를 고르면 데이터가 어디까지 전달되는지 보인다. 신호가 끊긴 뒤쪽은 어둡다. 좁은 대역만 통과시키므로 잡음이 크게 줄어 LVP 파형보다 훨씬 빨리 넓은 영역을 훑는다.

SIMULATOR

EOFM 주파수 지도: 신호는 어디까지 살아 있는가

화소 체류 시간 (상대)

선택 주파수—

신호가 있는 영역—

판독—

해볼 것: ① "스캔 체인 끊김"에서 f/2를 보면 FF10까지만 밝다. f로 바꾸면 클록은 모든 플립플롭에 정상으로 도착한다. 클록 문제가 아니라 데이터 경로 문제다. ② "클록 가지 끊김"에서는 f 지도에서 오른쪽 세 열의 클록이 꺼지고, f/2 지도에서는 FF5부터 데이터가 멈춘다. 두 지도를 함께 봐야 원인과 결과를 가를 수 있다. ③ 회로와 무관한 주파수를 고르면 잡음만 남는다. 체류 시간을 줄이면 잡음 얼룩이 늘어난다. (위 줄은 클록 버퍼 8개, 아래 두 줄은 스캔 플립플롭 16개. 각 플립플롭의 위쪽 칸은 클록 입력부, 아래쪽 칸은 데이터 저장부.)

빛을 넣지 않고 칩이 스스로 내는 빛을 시간으로 재는 방법도 있다. CMOS 게이트가 스위칭하는 짧은 순간에는 포화 상태의 트랜지스터에 전류가 흐르고, 핫 캐리어가 약한 빛을 낸다(6장). 시간 분해 에미션(Time-resolved emission, TRE)은 이 광자 하나하나의 도착 시각을 단일 광자 검출기로 기록해 히스토그램을 만든다. 위치까지 함께 기록하는 방식은 PICA(Picosecond imaging circuit analysis)라고 한다. 레이저를 쓰지 않으므로 회로를 전혀 건드리지 않는다는 것이 장점이다. 그러나 발광 세기는 전원 전압에 매우 가파르게 의존한다. 전압이 1 V 아래로 내려가면 스위칭 한 번에 검출되는 광자가 극히 드물어져 획득 시간이 몇 시간으로 늘어난다. 저전압 공정에서 LVP가 주력이 된 이유다.

기법	자극 / 관측	얻는 정보	필요한 테스터 조건	한계
SDL	자극: 약 1340 nm, 열	판정을 뒤집는 지점의 지도	슈무 경계에 고정, 짧은 루프, 합격/불합격 출력	경계에서 멀면 무신호. 지연 크기·깊이 정보 없음
LADA	자극: 약 1064 nm, 광전류	경로 위 민감한 트랜지스터	SDL과 같음	금속·비아에는 둔감. 래치업 위험
LVP	관측: 반사광 변조(수백 ppm)	한 노드의 파형, 지연(수십 ps 정밀도)	반복 패턴과 트리거, 수천~수백만 회 평균	전압 절대값 불가. 스폿 안 신호가 섞임
EOFM / LVI	관측: 한 주파수 성분의 크기	그 주파수로 스위칭하는 소자의 지도	주기적인 클록·데이터 패턴	시간 정보 없음(위상 지도로 일부 보완)
TRE / PICA	관측: 스위칭 발광의 광자 도착 시각	스위칭 시각, 비침습	반복 패턴과 트리거, 긴 적분	약 1 V 아래에서 신호 급감. pFET 발광 약함

이 다섯 기법은 모두 다이를 전기적으로 살려 둔 채 수행한다. 시료에 남는 변화는 후면 박막화뿐이며, 측정 자체는 되풀이할 수 있다. 그래서 층을 걷어 내기 전인 이 단계에서 가능한 한 많은 전기적 증거를 모아 둔다.

분해능의 벽과 후면 시료 준비

광학 기법은 회절 한계를 넘지 못한다. 구별할 수 있는 두 점의 최소 간격은 레일리 기준으로 다음과 같다.

$$d = \frac{0.61\,\lambda}{\mathrm{NA}}, \qquad \mathrm{NA} = n \sin\theta$$

$\lambda$는 진공 중 파장, $n$은 초점이 맺히는 매질의 굴절률, $\theta$는 집광 반각이다. 공기 중 대물렌즈는 $n = 1$이라 NA가 1을 넘지 못한다. 1340 nm, NA 0.8이면 $d \approx 1.0$ µm다.

실리콘 안에서 빛의 파장은 $\lambda / n$으로 줄어든다($n \approx 3.5$). 그런데 평평한 후면으로 빛을 넣으면 굴절 때문에 실리콘 안의 집광각이 좁아져 이 이득을 쓰지 못한다. 고체 침지 렌즈(Solid immersion lens, SIL)는 실리콘과 같은 굴절률의 반구 렌즈를 후면에 밀착시켜, 빛이 꺾이지 않고 큰 각도 그대로 초점까지 들어가게 한다. NA가 최대 $n$배로 커져 실용 장비에서 약 2.5~3 이상에 이른다. 1340 nm에서 $d$는 약 250 nm, 1064 nm에서 약 200 nm 안팎이 된다.

이것이 근적외선으로 닿을 수 있는 바닥이다. 28 nm 공정의 게이트 피치는 약 115 nm이므로 스폿 하나에 트랜지스터 두세 개가 들어온다. 7 nm 이하에서는 표준 셀 하나가 통째로 스폿 안에 들어간다. 파장을 줄이는 길은 실리콘의 흡수가 막는다. 가시광은 실리콘에서 수 µm 안에 흡수되므로, 가시광 LVP는 후면을 수 µm 이하로 얇게 남기고 굴절률이 높은 다른 재료의 SIL을 써야 한다. 그다음 단계는 빛을 버리고 전자빔으로 가는 것이다. 후면 실리콘을 수백 nm 이하로 걷어 내고 전자빔으로 노드 전위를 읽는 전자빔 프로빙과, 탐침을 직접 대는 나노프로빙은 10장에서 다룬다.

SIMULATOR

스폿 하나에 트랜지스터가 몇 개 들어가는가

파장

분해능 d—

스폿 지름 (반치폭)—

게이트 피치—

스폿 안 게이트 수—

Si 흡수 길이—

해볼 것: ① 1340 nm에서 공기 렌즈와 SIL을 바꿔 보자. 스폿이 약 4분의 1로 줄어든다. ② SIL NA 3.1로 두고 노드를 28 nm → 7 nm → 3 nm로 내리면 스폿 안의 게이트가 두 개에서 네댓 개로 늘어난다. 이때 LVP 파형은 여러 트랜지스터의 합이다. ③ 파장을 650 nm까지 줄이면 스폿은 절반이 되지만 흡수 길이가 수 µm로 떨어진다. 그 두께보다 얇게 후면을 깎아야 빛이 활성층까지 왕복한다. (게이트 피치는 노드별 대표값의 근사다. 스폿 지름은 반치폭 약 0.51λ/NA로 그렸다.)

후면 시료 준비

후면 분석의 품질은 시료 준비에서 정해진다. 순서는 대개 다음과 같다.

후면 노출방열판과 열 계면 재료를 떼어 내거나, 몰드 패키지라면 후면 쪽 몰드와 다이 패들을 기계적으로 깎아 낸다.

박막화다이 휨을 따라가는 곡면 연삭으로 남은 실리콘을 약 50~100 µm로 줄인다. 고농도 기판은 자유 캐리어 흡수가 커서 얇을수록 유리하다.

경면 연마긁힘은 그대로 영상의 얼룩이 된다. SIL을 쓰려면 표면이 평탄하고 남은 두께가 렌즈 설계값과 맞아야 한다.

반사 방지막실리콘과 공기 경계에서 빛의 약 30%가 반사된다. 박막 한 층으로 이 손실과 간섭 줄무늬를 줄인다.

소켓과 냉각후면이 열린 채 테스터에 물린다. 방열판이 없으므로 전력이 큰 칩은 투명 창이나 분사 냉각으로 열을 뺀다.

되돌릴 수 없는 것박막화는 비가역이다. 얇아진 다이는 휘고 깨지기 쉬우며, 열 경로가 달라져 접합 온도와 타이밍이 원래와 조금 달라진다. 박막화 뒤에 슈무 플롯을 다시 찍어 불량 조건이 그대로인지 확인해야 한다. 조건이 옮겨 갔다면 옮겨 간 경계에서 분석한다. 전기적으로는 여전히 살아 있는 시료이므로, 이 장의 측정을 모두 마친 뒤에야 9장의 층 제거로 넘어간다.

사건 파일

CASE FB-28사건 파일 · 8장

데우면 합격하는 한 점, 그리고 180 ps

앞에서 스캔 진단이 M2–M3를 잇는 V2를 여러 개 거치는 긴 신호선을 지목했고, 에미션은 그 넷이 구동하는 인버터가 피해자임을, OBIRCH는 넷 중간의 V2 한 곳을 가리켰다. 다만 OBIRCH는 정적 저항 변화만 본 것이다. 그 지점이 실제로 스캔 테스트 불량을 일으키는지는 아직 확인하지 못했다.

다이 후면을 박막화하고 0.85 V에서 슈무 경계를 다시 찾은 뒤, 불합격 쪽에 살짝 걸친 주기에서 1340 nm 레이저로 SDL을 수행했다. 화면 전체가 불합격인 가운데 한 점에서만 합격으로 뒤집혔고, 그 점은 OBIRCH 지점과 일치했다. 데우면 좋아진다는 것은 2장에서 세운 가설, 곧 금속 배선이 아니라 접촉 저항 성격의 결함이라는 추정과 맞는다. 이어서 그 지점 앞뒤의 트랜지스터에 LVP를 걸었다. 앞쪽 구동단의 파형은 정상 다이와 겹쳤지만, 뒤쪽 수신단에서는 상승이 약 180 ps 늦었다.

얻은 단서SDL 지점 = OBIRCH 지점. 그 지점을 데우면 불량이 사라진다. 그 지점을 지나면 상승이 약 180 ps 늦어진다. 정적 증거와 동적 증거가 같은 V2를 가리킨다.

아직 모르는 것그 비아의 저항이 실제로 얼마인지, 비아 안에서 무엇이 잘못됐는지. 광학 스폿은 비아 하나보다 훨씬 크고 깊이를 구분하지 못한다.

다음 단계후면 분석은 여기까지다. 전면에서 층을 걷어 내 의심 비아 바로 위의 금속까지 내려간다(9장).

핵심 정리

저전압·고주파에서만 나타나는 소프트 불량은 정적 전류 이상이 거의 없다. 칩을 불량 조건으로 동작시키면서 후면에서 근적외선으로 조사한다.
SDL(약 1340 nm, 열)과 LADA(약 1064 nm, 광전류)는 레이저 위치마다 테스터의 합격·불합격을 화소로 기록한다. 칩이 슈무 경계에 있을 때만 신호가 나온다.
LVP는 자유 캐리어 밀도 변화가 만드는 수백 ppm의 반사광 변조를 읽는다. SNR은 평균 횟수의 제곱근에 비례한다. 파형의 높이는 전압이 아니다.
EOFM은 한 주파수 성분의 지도다. 클록과 데이터가 어디까지 전달되는지 빠르게 보여 준다. 시간 분해 에미션은 비침습이지만 저전압에서 신호가 급감한다.
분해능은 $0.61\lambda/\mathrm{NA}$다. SIL이 NA를 약 3까지 올려도 약 200 nm 안팎이 한계라, 첨단 공정에서는 스폿 안에 여러 트랜지스터가 들어온다.
후면 박막화는 비가역이고 열·타이밍 조건을 바꾼다. 그래도 다이는 살아 있으므로 층을 걷기 전에 동적 증거를 모두 확보한다.

확인 퀴즈

SDL 영상을 얻었는데 화면 전체가 불합격으로만 나왔다. 가장 먼저 할 일은?

레이저 가열이 바꾸는 지연은 수십 ps 이하다. 여유의 크기가 그보다 크면 어디를 데워도 판정이 바뀌지 않는다. 슈무 경계를 다시 찾아 그 위에 조건을 고정하는 것이 먼저다.

LVP 파형의 SNR이 5다. 평균 횟수만 늘려 SNR 20을 얻으려면 획득 시간은 몇 배가 되는가?

SNR은 √N에 비례한다. SNR을 4배로 올리려면 N을 16배로 늘려야 하고, 획득 시간도 16배가 된다.

스캔 체인에 0101 패턴을 넣고 EOFM을 찍었다. 클록 주파수 지도에서는 모든 플립플롭이 밝고, 절반 주파수 지도에서는 체인 중간부터 어둡다. 올바른 해석은?

클록 주파수 성분이 끝까지 보이므로 클록 분배는 정상이다. 데이터 주파수 성분이 사라지는 경계가 데이터가 더 전달되지 않는 지점이다.

1340 nm, NA 3.1의 SIL로 7 nm 공정(게이트 피치 약 55 nm)의 한 트랜지스터에 LVP를 걸었다. 파형을 해석할 때 주의할 점은?

분해능은 약 0.61 × 1340 / 3.1 ≈ 260 nm다. 스폿 안에 게이트가 너덧 개 들어오므로 파형은 여러 소자의 합이다. 레이아웃과 겹쳐 어떤 노드들이 섞였는지 따져야 한다.