Chapter 06

포톤 에미션

칩에 전원을 넣고 암상자 안에서 오래 들여다보면, 몇몇 트랜지스터가 아주 희미하게 빛난다. 실리콘은 빛을 잘 내지 못하는 물질이지만, 전계가 센 곳이나 접합이 순방향으로 열린 곳에서는 광자가 나온다. 포톤 에미션 현미경(Photon emission microscopy, PEM · EMMI)은 이 빛을 모아 지도 위에 찍는다. 수억 개의 트랜지스터 가운데 "지금 이상하게 동작하는 곳"을 한 장의 영상으로 좁혀 주는, 위치 추적의 첫 도구다. 다만 빛나는 곳이 곧 결함이 있는 곳은 아니다. 이 장의 절반은 그 차이를 읽는 법이다.

실리콘 소자가 빛을 내는 세 가지 과정과 각각의 스펙트럼·전압 의존을 구분한다.
발광하는 결함과 발광하지 않는 결함을 나누고, 발광점이 결함 위치와 다를 수 있는 이유를 설명한다.
후면 관찰이 필요한 이유와 실리콘 투과, 기판 박막화의 효과를 계산한다.
Si CCD와 InGaAs 검출기를 비교하고 적분 시간과 신호 대 잡음의 관계를 다룬다.
레이아웃 중첩, 정상품 비교, 전압 의존으로 발광 영상을 판독한다.

실리콘은 왜 빛나는가

실리콘은 간접 천이 반도체라 전자와 정공이 만나도 대부분 열(포논)로 끝난다. 광자가 나올 확률은 매우 낮아서, 대략 캐리어 십만~수백만 개에 광자 하나 수준이다. 그래도 전류가 1 µA면 초당 약 $6\times10^{12}$개의 전자가 지나가므로, 냉각한 검출기로 수 초에서 수 분을 적분하면 충분히 영상이 된다. 발광 과정은 크게 셋이다.

핫 캐리어 발광

MOSFET이 포화 영역에 있으면 채널은 드레인 앞에서 끊기고(핀치오프), 드레인 전압의 나머지가 그 짧은 구간에 걸린다. 전자는 이 고전계 구간에서 격자 온도보다 훨씬 높은 에너지를 얻는다. 이 핫 캐리어(Hot carrier)가 에너지를 잃는 과정에서 넓은 스펙트럼의 빛이 나온다. 같은 전자들이 충돌 이온화로 전자·정공 쌍을 만들고, 그 정공이 기판으로 빠져나가 기판 전류가 된다. 그래서 발광 세기는 기판 전류와 거의 같은 모양으로 변한다.

포화 영역 nMOSFET의 핫 캐리어 발광. 채널은 드레인 앞에서 끊기고, 그 뒤 수십 nm 구간에 강한 전계가 걸린다. 발광은 이 드레인 끝에서 일어나 사방으로 퍼진다. 위쪽은 금속 배선이 가리므로 실리콘 기판을 지나 후면으로 나가는 빛을 본다.

$$I_{\text{ph}} \;\propto\; I_{\text{sub}} \;\approx\; C_1\, I_D \exp\!\left(-\frac{\Phi_i}{q\,\lambda_e\,E_m}\right), \qquad E_m \approx \frac{V_{DS}-V_{D,\text{sat}}}{l}$$

$\Phi_i$는 충돌 이온화 문턱 에너지(약 1.3 eV), $\lambda_e$는 핫 전자의 평균 자유 행로, $E_m$은 드레인 끝 최대 전계, $l$은 고전계 구간의 길이. 드레인 전압에 지수적으로 민감하다. 전원 전압을 10% 올리면 발광은 몇 배가 된다.

게이트 전압에 대한 의존은 종 모양이다. 게이트가 낮으면 전류가 없고, 높으면 포화에서 벗어나 고전계 구간이 사라진다. 그 사이, 게이트가 드레인 전압의 절반 근처일 때 가장 밝다. 정상 CMOS 논리 게이트는 입력이 0 또는 VDD라서 스위칭하는 순간에만 잠깐 빛난다. 입력이 중간 전압에 머무는 게이트는 계속 빛난다. 이 사실이 뒤에서 중요해진다. 전자의 충돌 이온화율이 정공보다 훨씬 높아서 nMOS가 pMOS보다 밝다.

재결합 발광과 그 밖의 경로

순방향으로 열린 pn 접합에서는 주입된 소수 캐리어가 재결합하며 밴드갭 에너지(1.12 eV) 근처, 파장 약 1.1 µm의 좁은 빛을 낸다. 래치업이 걸린 기생 사이리스터, 순방향으로 켜진 ESD 보호 다이오드, 포화된 바이폴라 트랜지스터가 여기에 든다. 전류가 크고 발광 면적이 넓어 영상에서 큼직한 얼룩으로 보인다. 역방향 접합이 애벌런치에 들어가거나 게이트 산화막이 파괴되어 누설이 흐르는 곳에서는 강한 전계 속 캐리어가 핫 캐리어와 비슷한 넓은 스펙트럼을 낸다.

발광 원인	스펙트럼	전압 의존	영상에서의 모양	대표 결함·상황
포화 MOSFET 핫 캐리어	넓다. 가시광~2 µm 이상, 장파장 쪽이 더 강함	드레인 전압에 지수적, 게이트 전압에 종 모양	드레인 끝의 작은 점	부유 게이트, 중간 전압 입력, 아날로그 바이어스 회로(정상)
순방향 접합 재결합	좁다. 약 1.0~1.2 µm, 피크 약 1.1 µm	전류에 거의 비례	넓은 얼룩, 웰 경계를 따름	래치업, 켜진 ESD 다이오드, 전원 역접속
역방향 접합 애벌런치	넓다. 가시광 쪽 성분이 많음	항복 전압 위에서 급증	접합 모서리의 점·선	ESD 손상 접합, 접합 누설
게이트 산화막 누설	넓다	게이트 전압에 급하게 증가	게이트 위의 한 점	산화막 절연 파괴(TDDB, ESD)
옴성 단락·금속 브리지	발광 없음(열복사는 수 µm 이상)	—	보이지 않음	배선 브리지, 실리사이드 단락

빛나는 결함, 빛나지 않는 결함

표의 마지막 줄이 이 기법의 한계다. 금속과 금속이 붙은 단락은 전류가 아무리 커도 전계에 가속된 캐리어도, 재결합할 소수 캐리어도 없다. 열만 난다. 끊어진 배선은 전류조차 흐르지 않는다. 이런 결함은 7장의 레이저 자극이나 열 분석의 몫이다.

그런데 실제로는 단선·저항성 결함이 있는 칩에서도 발광점이 자주 나온다. 결함이 내는 빛이 아니다. 결함 때문에 다른 트랜지스터가 내는 빛이다.

단선(부유 게이트). 끊어진 배선 뒤의 게이트는 주변과의 용량 결합으로 정해지는 중간 전압에 떠 있다. 그 게이트의 nMOS와 pMOS가 동시에 켜져 VDD에서 접지로 관통 전류가 흐르고, 둘 다 포화 영역이라 계속 빛난다.
저항성 비아·콘택. 신호는 전달되지만 느리다. 입력이 중간 전압을 지나는 시간이 길어진 만큼 다음 단의 관통 전류와 발광이 늘어난다.
신호선끼리의 브리지. 서로 반대 값을 내려는 두 구동기가 싸운다. 브리지 자체는 어둡고, 싸우는 구동 트랜지스터들이 빛난다.

발광점은 증상이 있는 곳이다발광점은 "여기서 트랜지스터가 비정상 바이어스에 있다"는 뜻이지 "여기에 결함이 있다"는 뜻이 아니다. 결함은 그 트랜지스터의 입력을 따라 거슬러 올라간 어딘가, 수십~수백 µm 떨어진 곳에 있을 수 있다. 발광점에서 바로 단면을 뜨면 멀쩡한 트랜지스터만 나온다.

아래 시뮬레이터는 구동 인버터와 다음 단 인버터 사이 배선에 저항이 끼었을 때를 계산한다. 배선 용량은 20 fF, 구동기 저항은 500 Ω로 두었다. 다음 단의 관통 전류는 입력이 $V_t$와 $V_{DD}-V_t$ 사이에 있을 때만 흐른다.

SIMULATOR

저항성 결함과 다음 단의 관통 전류

결함 직렬 저항 전원 전압 VDD 클록 주파수

결함 있는 넷의 입력 전압정상 넷다음 단 관통 전류

늘어난 상승 시간 (10~90%)—

주기당 관통 전하—

정상 대비 관통 전류—

논리 동작—

해볼 것: ① 저항을 1 Ω에서 수 kΩ으로 올리면 파형이 눕고, 색칠된 창(관통 전류가 흐르는 전압 범위)을 지나는 시간이 길어진다. 논리 값은 여전히 맞는데 발광은 수 배가 된다. ② 수십 kΩ 이상이면 입력이 끝까지 올라가지 못하고 중간에 머문다. 단선에 가까운 상태이고 관통 전류가 계속 흐른다. ③ 주파수를 올리면 같은 저항에서도 먼저 "지연 불량"이 된다. 고주파에서만 걸리는 불량의 전형이다. (임계 전압 0.3 V, 알파 거듭제곱 모델)

앞에서 볼 것인가, 뒤에서 볼 것인가

발광은 실리콘 표면, 곧 배선층 가장 아래에서 일어난다. 그 위에 구리 배선이 8층 넘게 덮여 있고, 위층일수록 넓은 전원 배선이 거의 빈틈없이 깔린다. 전면에서는 배선 틈으로 산란되어 새어 나온 빛만 보이고, 그 위치도 실제 발광점에서 어긋난다. 플립칩 패키지는 전면이 아예 기판에 붙어 있다. 그래서 지금의 에미션 분석은 대부분 후면 관찰이다. 실리콘 기판을 창으로 쓴다.

후면 에미션 현미경. 시료를 뒤집어 실리콘 후면이 대물렌즈를 향하게 놓고, 전면 쪽 단자로 전원과 테스트 패턴을 넣는다. 같은 광학계에 근적외선 조명을 켜 반사 영상을 먼저 찍고, 조명을 끈 채 발광을 적분해 두 영상을 겹친다.

실리콘은 광자 에너지가 밴드갭보다 작은, 파장 약 1.1 µm보다 긴 빛에 거의 투명하다. 그보다 짧은 빛은 수십 µm 안에서 흡수된다. 두께 $d$의 기판을 지난 뒤 남는 비율은 다음과 같다.

$$T(\lambda) = (1-R)\,\exp\!\big[-(\alpha_{\text{bb}}(\lambda) + \alpha_{\text{fc}}(\lambda, N))\,d\big], \qquad R = \left(\frac{n-1}{n+1}\right)^2 \approx 0.31, \qquad \alpha_{\text{fc}} \propto N\lambda^2$$

$\alpha_{\text{bb}}$는 밴드 간 흡수(1.0 µm에서 약 60 cm⁻¹, 1.1 µm에서 수 cm⁻¹, 1.2 µm 위로는 거의 0), $\alpha_{\text{fc}}$는 자유 캐리어 흡수로 도핑 농도 $N$과 파장의 제곱에 비례한다. $n \approx 3.5$는 실리콘의 굴절률. 반사 손실 $R$은 반사 방지 코팅으로 줄일 수 있다.

여기서 조건 세 가지가 나온다. 첫째, 기판 도핑이 높으면(약 10¹⁹ cm⁻³의 p+ 기판) 장파장도 흡수되므로 두꺼운 채로는 볼 수 없다. 둘째, 그래서 기판을 약 775 µm에서 50~100 µm 정도로 박막화하고 거울면으로 연마한다. 거친 면은 빛을 산란시켜 영상을 흐린다. 셋째, 굴절률이 높아 내부 전반사 임계각이 약 17°밖에 되지 않는다. 사방으로 나온 빛 가운데 후면으로 빠져나오는 것은 약 2%이고, 대물렌즈의 개구수가 그중 일부를 받는다.

SIMULATOR

발광 스펙트럼 × 실리콘 투과 × 검출기 감도

기판 두께 기판 도핑 전원 전압 (핫 캐리어 온도)

발광 스펙트럼실리콘 투과율검출기 양자 효율검출되는 신호(셋의 곱)

검출 비율 (0.6~1.7 µm 광자 중)—

투과율 @ 1.0 / 1.3 µm—

검출 신호 피크 파장—

해볼 것: ① 검출기를 Si CCD로 바꾸면 실리콘이 투명해지는 파장과 검출기가 보는 파장이 거의 겹치지 않는다. 후면에서 Si CCD가 불리한 이유다. ② 도핑을 10¹⁹ cm⁻³로 올린 뒤 두께를 775 µm에서 50 µm로 줄여 보자. 박막화가 왜 필수인지 숫자로 나온다. ③ 전압을 낮추면 핫 캐리어 스펙트럼이 장파장 쪽으로 기운다. 저전압 공정일수록 1.3 µm 너머의 감도가 중요하다. ④ 재결합 발광은 1.1 µm 근처라 실리콘 흡수 끝자락에 걸린다. 두께에 가장 민감하다. (스펙트럼과 양자 효율은 대표 모양의 근사)

검출기, 적분 시간, 분해능

검출기는 광자 하나하나를 전자로 바꿔 화소에 모은다. 중요한 숫자는 셋이다. 광자가 전자로 바뀌는 비율인 양자 효율, 빛이 없어도 열로 생기는 암전류, 한 번 읽을 때 더해지는 읽기 잡음이다.

검출기	감도 파장	암전류 (화소당)	읽기 잡음	맞는 용도
냉각 Si CCD	약 0.4~1.1 µm	매우 낮음 (약 0.01 e⁻/s 이하)	수 e⁻	전면 관찰, 높은 전압에서의 핫 캐리어·애벌런치
냉각 InGaAs	약 0.9~1.7 µm	높음 (수~수백 e⁻/s, 냉각 온도에 따라)	수십 e⁻	후면 관찰, 저전압 소자, 재결합 발광
장파장 확장형 (확장 InGaAs, MCT 등)	약 2 µm 이상까지	더 높음, 주변 열복사에도 민감	수십 e⁻ 이상	1 V 아래 초저전압 소자

InGaAs는 밴드갭이 좁아 장파장을 보지만 같은 이유로 암전류가 크다. 그래서 깊이 냉각한다. 화소당 신호 전자율을 $S$, 암전류를 $D$, 읽기 잡음을 $\sigma_r$, 적분 시간을 $t$라 하면 신호 대 잡음은 다음과 같다.

$$\mathrm{SNR} = \frac{S\,t}{\sqrt{S\,t + D\,t + \sigma_r^2}}$$

분모의 세 항은 신호 자체의 샷 잡음, 암전류의 샷 잡음, 읽기 잡음이다. 광자 수는 푸아송 분포를 따르므로 분산이 평균과 같다. $t$가 짧으면 읽기 잡음이 지배해 SNR이 $t$에 비례하고, 길면 $\sqrt{t}$에 비례한다. 암전류의 평균 $Dt$는 암영상을 빼서 없애지만 그 잡음은 남는다.

SIMULATOR

적분 시간과 신호 대 잡음

신호 전자율 S 암전류 D 읽기 잡음 σ_r 적분 시간 t

발광점 SNR—

모인 신호 / 잡음—

지배적인 잡음—

SNR 5까지 걸리는 시간—

해볼 것: ① 적분 시간을 늘리면 잡음 속에서 점이 떠오른다. 곡선의 기울기가 1에서 1/2로 꺾이는 지점이 읽기 잡음에서 샷 잡음으로 넘어가는 곳이다. ② 암전류를 10배 줄이면(더 깊은 냉각) 같은 SNR에 필요한 시간이 얼마나 줄어드는지 보자. ③ "Si CCD 대표값"은 잡음이 훨씬 작다. 문제는 후면에서 그 검출기에 닿는 신호 S가 거의 없다는 것이다. S를 0.1로 내려 비교해 보자. (오른쪽 영상은 그 조건에서 찍은 모의 한 장, 암영상 차감 후)

분해능: 약 1 µm의 벽

발광점을 얼마나 정확히 짚을 수 있는가는 회절이 정한다.

$$\delta = \frac{0.61\,\lambda}{\mathrm{NA}}$$

$\lambda$ = 1.3 µm, NA = 0.8이면 $\delta \approx$ 1.0 µm. 28 nm 공정의 표준 셀 높이가 1 µm 안팎이니, 발광점 하나의 크기 안에 트랜지스터가 여러 개 들어간다.

후면 관찰은 근적외선을 써야 하므로 가시광 현미경보다 분해능이 나쁘다. 실리콘 후면에 반구 렌즈를 밀착시키는 고체 침지 렌즈(SIL)는 실리콘의 굴절률을 이용해 유효 개구수를 2~3까지 올리고, 임계각 밖의 빛까지 모아 수집 효율도 높인다. 원리와 한계는 8장에서 다룬다. 깊이 방향 정보는 없다. 에미션 영상은 평면 좌표만 준다.

발광 영상을 읽는 법

발광 영상 한 장만으로는 아무것도 말할 수 없다. 정상 칩도 빛나기 때문이다. 아날로그 바이어스 회로, 링 오실레이터, 계속 스위칭하는 클록 버퍼, 풀업 저항이 달린 입출력은 정상 동작에서도 발광한다. 판독은 비교의 작업이다.

반사 영상과 겹친다. 같은 광학계로 조명을 켜고 찍은 패턴 영상 위에 발광을 색으로 덧씌워 위치를 잡는다.
레이아웃(CAD)과 맞춘다. 영상의 세 점 이상을 설계 좌표에 정렬하면 발광점이 어느 셀의 어느 트랜지스터인지, 그 게이트가 어느 넷에 물려 있는지 읽을 수 있다. 4장의 진단 후보 넷과 대조하는 것이 여기다.
정상품과 비교한다. 같은 전압·같은 테스트 패턴·같은 적분 시간으로 정상 다이를 찍어 뺀다. 남는 것이 불량 다이에만 있는 발광이다.
조건을 바꾼다. 전압을 올릴 때 지수적으로 밝아지면 핫 캐리어, 어느 전압에서 갑자기 켜지고 넓게 퍼지면 래치업. 테스트 패턴(벡터)을 바꿀 때 켜졌다 꺼지면 그 논리 상태에 묶인 발광이다.
스펙트럼을 본다. 대역 필터 몇 장으로 장파장·단파장 비율만 재도 좁은 1.1 µm 재결합 발광과 넓은 핫 캐리어 발광이 갈린다.

아래는 폭 50 µm 시야의 에미션 현미경 화면이다. 회색 배경이 반사 영상, 색이 발광이다(녹색 → 노랑 → 빨강 순으로 강함). 기본값은 사건 FB-28의 조건이다.

SIMULATOR

에미션 현미경: 무엇이 빛나고 무엇이 숨는가

전원 전압 적분 시간

정상품 영상을 뺀다 실제 결함 위치 보기

결함 관련 발광점 SNR—

판정—

전원 전류—

발광점–결함 거리—

해볼 것: ① 기본 화면에는 점이 여럿이다. "정상품 영상을 뺀다"를 켜면 하나만 남는다. 그다음 "실제 결함 위치 보기"를 켜 보자. 결함은 빛나는 곳에 없다. ② 검출기를 Si CCD로, 또는 관찰면을 전면으로 바꾸면 같은 칩에서 점이 사라진다. 장비 조건이 틀리면 "발광 없음"이라는 잘못된 결론이 나온다. ③ 금속 브리지는 전원 전류가 크게 늘었는데도 화면이 깨끗하다. 전류는 있는데 빛이 없으면 옴성 결함을 의심하고 7장으로 간다. ④ 래치업은 유지 전압(이 모델에서 0.9 V) 아래에서 꺼진다. 넓은 얼룩이고, 1.1 µm 발광이라 후면 Si CCD로도 약하게 잡힌다. ⑤ 산화막 누설에서 전압을 0.7 → 1.2 V로 올리며 밝기 변화를 보자.

이 기법이 주는 것과 주지 못하는 것

알려 주는 것	비정상 바이어스에 놓인 트랜지스터·접합의 평면 위치(약 1 µm), 발광 종류(스펙트럼·전압 의존), 어떤 전압과 패턴에서 나타나는가
알려 주지 못하는 것	옴성 단락과 단선 자체의 위치, 깊이(어느 층인가), 발광점이 원인인지 결과인지. 발광점에서 결함까지는 회로도를 따라 추론해야 한다
시료에 남기는 것	관찰 자체는 비파괴다. 그러나 후면을 열기 위한 패키지 가공과 기판 박막화는 되돌릴 수 없고, 얇아진 다이는 깨지기 쉽고 방열이 나빠진다. 높은 전압을 오래 걸면 래치업이나 산화막 누설이 더 진행되어 결함의 원래 모습이 바뀔 수 있으므로 전류 제한을 걸고 필요한 만큼만 인가한다

CASE FB-28사건 파일 · 6장

발광점은 범인이 아니라 피해자였다

앞에서 패키지에는 이상이 없고, 스캔 진단이 M2–M3 사이 V2를 여러 개 거치는 긴 신호선을 후보 넷으로 지목했다는 것을 알았다. 이제 다이 후면을 열고 기판을 얇게 간 뒤, 불량이 나타나는 0.85 V에서 진단 패턴을 반복 인가하며 InGaAs 검출기로 발광을 적분했다. 정상 다이의 영상을 빼자 한 곳이 남았다. 레이아웃과 겹쳐 보니 후보 넷이 구동하는 인버터의 드레인 끝이다.

이 인버터 자체에는 결함이 있을 이유가 없다. 스펙트럼은 넓고 전압을 올리면 급하게 밝아지는 핫 캐리어 발광이며, IDDQ가 정상이었으니 단락도 아니다. 입력이 중간 전압에 오래 머물러 관통 전류가 흐르는 것이다. 발광점은 결함이 아니라 결함 때문에 고생하는 피해자 트랜지스터다. 원인은 그 입력으로 들어오는 후보 넷 어딘가에 있다.

얻은 단서0.85 V에서 후보 넷의 수신 인버터가 비정상 발광. 넷의 신호가 느리게 도착한다는 물리적 증거.

아직 모르는 것긴 넷의 어느 지점이 저항을 만드는가. 에미션은 넷 위의 위치를 짚지 못한다.

다음 단계넷을 따라 레이저로 데우며 저항 변화를 읽는다(7장).

핵심 정리

실리콘 소자의 발광은 포화 MOSFET의 핫 캐리어(넓은 스펙트럼, 전압에 지수적), 순방향 접합의 재결합(약 1.1 µm, 전류에 비례), 애벌런치·산화막 누설에서 나온다.
핫 캐리어 발광은 기판 전류와 같이 움직이고, 게이트가 중간 전압일 때 가장 세다. 정상 논리 게이트는 스위칭 순간에만 빛난다.
옴성 단락·금속 브리지·단선은 스스로 빛나지 않는다. 대신 뒤따르는 게이트를 중간 전압에 두어 간접 발광을 만든다. 발광점은 결함 위치가 아닐 수 있다.
배선이 빛을 가리므로 후면에서 본다. 실리콘은 1.1 µm보다 긴 파장에 투명하지만 고농도 기판은 자유 캐리어 흡수가 커서 박막화와 연마가 필요하다.
후면·저전압에는 InGaAs 검출기를 쓴다. 암전류가 크므로 냉각하고, SNR은 적분 시간이 길면 $\sqrt{t}$로 늘어난다. 분해능은 약 1 µm다.
판독은 비교다. 레이아웃 중첩, 정상품 차감, 전압·패턴·스펙트럼 의존으로 발광의 종류와 의미를 가린다.

확인 퀴즈

전원 전류가 정상보다 10 mA 많은 칩을 후면 InGaAs로 충분히 적분했는데 정상품과 다른 발광이 전혀 없다. 가장 그럴듯한 해석은?

전류는 있는데 빛이 없으면 가속되는 캐리어도 재결합도 없는 금속성 경로를 의심한다. 래치업과 산화막 누설은 InGaAs에서 뚜렷이 보인다. 다음은 열·레이저 기법이다.

후면 관찰에서 냉각 Si CCD가 불리한 주된 이유는?

검출기와 기판이 같은 물질이라, 검출기가 흡수해 신호로 바꿀 수 있는 파장을 기판이 먼저 흡수한다. 잡음 성능은 오히려 Si CCD가 좋다.

읽기 잡음이 지배하는 짧은 적분에서 SNR이 2였다. 적분 시간을 4배로 늘려도 여전히 읽기 잡음이 지배한다면 SNR은 약 얼마인가?

읽기 잡음은 적분 시간과 무관하므로 SNR ≈ St/σ_r이고 t에 비례한다. 샷 잡음이 지배하는 구간이었다면 √4 = 2배인 4가 된다.

불량 다이에만 있는 발광점이 어느 인버터의 드레인 끝에서 발견되었다. 전압을 올리면 급하게 밝아진다. 다음 행동으로 가장 적절한 것은?

핫 캐리어 발광은 그 트랜지스터가 포화 영역에 오래 있다는 뜻이고, 원인은 대개 입력 쪽에 있다. 발광점을 바로 깎으면 멀쩡한 트랜지스터를 파괴하고 단서만 잃는다.