Chapter 11

FIB 단면과 시료 제작

위치 추적과 전압 대비가 "이 비아가 수상하다"까지 좁혀 주었다면, 이제 그 자리를 잘라서 속을 볼 차례다. 집속 이온 빔(Focused ion beam, FIB)은 수 nm로 모은 이온 빔으로 원하는 지점만 깎아 내는 장비다. 단면을 만들고, 금속을 붙이고, 배선을 끊고, 투과 전자 현미경용 박편을 떼어 낸다. 다만 깎은 자리는 되돌릴 수 없다. 이 장은 FIB가 무엇을 보여 주는지와 함께, 한 번의 절단이 왜 그렇게 신중해야 하는지를 다룬다.

이온 빔 스퍼터링의 원리와 스퍼터 수율, 빔 전류와 스폿 크기의 절충을 설명한다.
보호막 증착부터 미세 가공까지 단면 가공 순서를 따라가고 가공 시간을 계산한다.
커튼 현상·재증착·비정질화 같은 인공물을 알아보고 줄이는 방법을 고른다.
가스 보조 증착·식각과 회로 수정이 불량 분석에서 어떻게 쓰이는지 이해한다.
TEM 라멜라 제작 단계와 두께·손상층이 영상에 미치는 영향을 판단한다.

이온으로 깎는다: FIB의 원리

10장의 SEM은 전자를 쏘아 표면을 본다. 전자는 가벼워서 시료 원자를 거의 움직이지 못한다. 이온은 다르다. 갈륨 이온은 전자보다 약 13만 배 무겁고, 30 keV로 가속해 시료에 넣으면 원자들과 연쇄 충돌을 일으키며 약 30 nm 깊이 안에서 멈춘다. 이 충돌 연쇄(collision cascade)가 표면까지 되돌아와 표면 원자에 결합 에너지보다 큰 에너지를 주면 원자가 튀어나온다. 이것이 스퍼터링(Sputtering)이고, FIB 가공의 전부다.

이온원으로는 액체 금속 이온원(Liquid metal ion source, LMIS)이 표준이다. 텅스텐 바늘을 녹은 갈륨(녹는점 약 30 ℃)으로 적시고 강한 전기장을 걸면, 바늘 끝의 갈륨이 원뿔 모양(테일러 콘)으로 당겨지고 꼭짓점에서 Ga⁺가 전계 증발한다. 방출 영역이 수십 nm로 작아 밝기가 높고, 정전 렌즈로 5 nm 안팎까지 모을 수 있다. 가속 전압은 보통 30 kV이고 마무리 단계에서는 5 kV, 2 kV 이하로 낮춘다.

이온 하나가 떼어 내는 원자 수를 스퍼터 수율(Sputter yield) $Y$라 한다. 30 keV Ga⁺가 수직으로 들어갈 때 실리콘은 약 2, 구리는 약 3~4(문헌에 따라 더 큰 값도 보고된다), 텅스텐은 약 1 수준이다. 수율은 입사각에 크게 의존한다. 빔을 기울이면 충돌 연쇄가 표면 가까이에서 일어나 더 많은 원자가 탈출하고, 약 80° 부근에서 수직 입사의 수 배로 최대가 된 뒤 스치는 각에서는 이온이 반사되어 급히 떨어진다. 가공 현장에서는 원자 수 대신 전하량당 제거 부피로 쓴다.

$$Y_v = \frac{Y\,M}{\rho\,N_A\,q}\quad[\mu\text{m}^3/\text{nC}], \qquad t = \frac{V}{Y_v\,I}$$

$Y_v$는 부피 스퍼터율, $M$은 몰 질량, $\rho$는 밀도, $q$는 이온 전하. $V$는 깎아 낼 부피, $I$는 빔 전류. 30 keV Ga⁺에서 실리콘은 약 0.27 µm³/nC, 산화막 약 0.24, 구리 약 0.25, 알루미늄 약 0.30, 텅스텐 약 0.12 µm³/nC다. 재증착과 트렌치 형상 때문에 실제 시간은 이 계산보다 길어진다.

빔 전류는 조리개로 고른다. 전류를 키우면 가공은 빨라지지만 렌즈 수차와 이온 사이 반발로 스폿이 커지고 빔 가장자리의 꼬리(beam tail)가 넓어진다. 그래서 가공은 항상 "큰 전류로 파내고 작은 전류로 다듬는" 두 단계 이상으로 나눈다.

빔 전류 (Ga⁺, 30 keV)	스폿 크기 (약)	주 용도
1~10 pA	5~12 nm	이온 영상, 미세 회로 수정, 라멜라 최종 박막화
30~100 pA	15~25 nm	절단면 마무리(cleaning cross-section), 라멜라 박막화
0.3~1 nA	30~60 nm	중간 가공, 보호막 증착, 연속 단면
3~9 nA	80~200 nm	계단형 트렌치 거친 가공
20~65 nA	0.3~1 µm	대량 제거(수십 µm 트렌치). 그 이상은 플라즈마 FIB의 영역

SIMULATOR

스퍼터 수율과 가공 시간

입사각 (수직 = 0°) 이온 에너지 빔 전류 트렌치 폭 트렌치 깊이

스퍼터 수율—

부피 스퍼터율—

가공 부피—

가공 시간—

이온원—

해볼 것: ① 입사각을 0°에서 80°까지 올리면 수율이 몇 배로 커지는지 보자. 절단면을 다듬는 빔이 벽을 스치듯 지나가므로 측벽은 바닥보다 훨씬 잘 깎인다. ② 텅스텐으로 바꾸면 같은 부피에 시간이 두 배 넘게 든다. 재질이 섞인 단면에서 깎이는 속도가 달라 줄무늬가 생기는 이유다. ③ 폭 100 µm, 깊이 100 µm 트렌치(TSV·범프 규모)를 9 nA로 파면 며칠이 걸린다. 전류를 1 µA 이상으로 올려야 하고, 그것은 Ga 이온원으로는 불가능하다. (계단형 트렌치: 길이 = 깊이의 1.5배, 부피는 직육면체의 절반. 각도·에너지 의존은 교과서적 근사식, 옅은 선은 다른 재질)

이중 빔: 깎으면서 본다

이온 빔만 있는 장비는 가공 결과를 보려면 이온으로 영상을 찍어야 하고, 찍는 동안에도 시료가 깎인다. 그래서 불량 분석용 FIB는 거의 모두 전자 경통을 함께 단 이중 빔(Dual beam, FIB-SEM)이다. 전자 경통은 수직, 이온 경통은 그로부터 52°(장비에 따라 54°, 55°) 기울어 있고, 두 빔이 시료 위 한 점에서 만난다. 시료대를 52° 기울이면 이온 빔이 표면에 수직으로 들어가 수직 벽을 파고, 전자 빔은 그 벽을 52°로 비스듬히 내려다본다. 깎는 동안 시료를 움직이지 않고 바로 SEM 영상을 얻는다.

이중 빔 FIB-SEM. 오른쪽: 전자 경통은 수직, 이온 경통은 52° 기울어 있고 두 빔은 한 점(빨간 점)에서 만난다. 시료를 52° 기울이면 이온 빔이 표면에 수직이 된다. 왼쪽: 시료 기준으로 본 모습. 이온 빔이 계단형 트렌치를 파고, 전자 빔이 트렌치 너머로 절단면을 비스듬히 본다. 비스듬히 보므로 영상의 세로 길이는 실제의 sin 52° ≈ 0.79배로 줄어 보이고, 장비가 이를 보정(tilt correction)한다.

단면 가공: 그 자리를 잘라 본다

9장의 층 제거는 위에서 한 층씩 걷어 내며 평면을 본다. 단면은 반대로 깊이 방향의 구조를 한 번에 보여 준다. 비아 바닥, 배리어 계면, 게이트 아래처럼 "층과 층 사이"에 숨은 결함은 단면이 아니면 볼 수 없다. 가공은 다음 순서를 따른다.

보호막 증착. 절단할 선 위에 Pt, W 또는 C를 약 0.5~1 µm 덮는다. 빔 꼬리가 표면 모서리를 둥글게 깎는 것을 막고, 표면 요철을 메워 커튼 현상을 줄인다. 최상층이 관심 대상이면 먼저 전자 빔으로 얇게(수십~100 nm) 덮은 뒤 이온 빔으로 두껍게 올린다. 이온 빔 증착은 처음 수 초 동안 표면 약 수십 nm를 깎고 손상시키기 때문이다.
거친 가공. 큰 전류(수 nA 이상)로 관심 지점 앞에 계단형 트렌치를 판다. 전자 빔이 절단면 바닥까지 볼 수 있도록 트렌치 길이는 깊이의 약 1.5배 이상으로 잡는다. 관심 지점에서 수백 nm~1 µm 앞에서 멈춘다.
미세 가공. 전류를 한두 단계 낮춰(수백 pA → 수십 pA) 절단면을 한 줄씩 전진시키며 다듬는다(cleaning cross-section). 거친 가공이 남긴 재증착과 손상층을 걷어 낸다.
관찰. 전자 빔으로 절단면을 본다. 낮은 가속 전압(1~5 kV)의 이차 전자·후방 산란 전자 영상에서 재질 대비가 잘 나온다. 결함이 안 보이면 절단면을 조금 더 전진시키고 다시 본다.

네 번째 단계의 반복이 중요하다. 결함은 깊이 방향으로 유한한 크기를 가진다. 지름 30 nm 보이드라면 절단면이 그 30 nm 구간 안에 멈춰야 보인다. 앞에서 멈추면 정상 비아만 보이고, 지나치면 결함은 이미 스퍼터되어 사라졌다. 그래서 의심 지점 앞에서 시작해 얇게 깎고 찍기를 반복한다(slice and view). 아래 시뮬레이터의 시료는 다른 장과 같은 증거물이다. M3까지 층을 제거한 상태에서 의심 M3 조각 아래의 V2를 찾는다.

SIMULATOR

FIB 단면 가공과 slice and view

첫 절단면 위치

거친 가공 전류

마무리 전류

Pt 보호막 증착

한 장 두께

절단면 위치—

누적 가공 시간—

커튼·손상 정도—

판독—

해볼 것: ① 기본 조건(마무리 없음)에서 "한 장 전진"을 눌러 가며 M2, 비아, 보이드가 차례로 나타나는 것을 보자. 세로 줄무늬 때문에 비아 바닥이 잘 안 읽힌다. 마무리 전류를 0.1 nA로 바꾸면 깨끗해지지만 시간이 늘어난다. ② 한 장 두께를 50 nm로 하면 지름 약 30 nm인 보이드를 건너뛸 수 있다. "새 시료"로 몇 번 해 보자. ③ 첫 절단면을 +50 nm 뒤에 두면 결함은 거친 가공에서 이미 사라졌다. 판독은 끝까지 "비아 안 보임"이다. ④ 보호막을 끄면 M3 윗모서리가 무너지고 줄무늬가 심해진다. (위치 0은 앞 단계가 추정한 비아 중심이고 실제 결함은 그로부터 수십 nm 벗어나 있다. 조건을 바꾸면 처음부터 다시 가공한다. 실제 시료에서는 다시 할 수 없다.)

절단면이 알려 주지 못하는 것FIB 단면의 SEM 영상은 형상을 보여 준다. 보이드가 있는지, 배선이 끊겼는지, 층 두께가 얼마인지. 그러나 두께 수 nm의 배리어가 이어져 있는지, 계면에 무엇이 끼어 있는지는 SEM 분해능과 절단면의 손상층(약 20 nm)에 가려 판단하기 어렵다. 그 단계는 12장의 TEM과 13장의 성분 분석이 맡는다.

인공물: 장비가 만든 무늬를 결함으로 읽지 않기

FIB 단면에서 보이는 것이 모두 시료의 것은 아니다. 이온 빔이 남긴 흔적을 결함으로 오독하면 엉뚱한 공정을 범인으로 몰게 된다. 대표적인 인공물과 대책은 다음과 같다.

인공물	생기는 이유	영상에서의 모습	줄이는 법
커튼 현상 (Curtaining)	표면 요철이나 스퍼터율이 다른 재질(W, 보이드, 단단한 입자) 아래에서 깎이는 속도가 달라진다	빔 방향으로 뻗은 세로 줄무늬	두꺼운 보호막, 낮은 전류 마무리, 흔들기(rocking) 가공, 후면에서 가공
재증착 (Redeposition)	튀어나온 원자가 가까운 벽에 다시 붙는다. 좁고 깊은 트렌치에서 심하다	절단면을 덮는 흐린 막, 보이드가 메워져 보임	트렌치를 넓게, 마지막에 절단면만 다듬기
Ga 주입·비정질화	이온이 측벽에 박히고 결정 격자를 무너뜨린다	측벽의 비정질 층. 30 keV에서 Si 약 20 nm, 5 keV 약 5 nm, 2 keV 약 2 nm	5 → 2 keV 저에너지 마무리, 저에너지 Ar 이온 연마
구리 결정 방향별 식각 차	이온이 결정 통로를 따라 깊이 들어가면(채널링) 표면 근처 충돌이 줄어 수율이 낮다	구리 결정립마다 다른 깊이, 거친 바닥	식각 보조 가스, 각도를 바꿔 가며 가공
low-k 수축·변형	다공성 저유전막이 이온·전자 조사로 치밀해진다	절연막이 꺼지고 배선이 휘어 보임	낮은 전류와 도즈, 관찰 전압·시간 줄이기
열·대전 손상	열전도가 나쁜 유기물·감광막·몰드가 가열되거나 절연체가 대전된다	녹음, 변형, 영상 떨림	낮은 전류, 냉각 스테이지, 전도막 코팅

커튼 현상은 가장 흔하다. 빔이 절단면을 위에서 아래로 스치며 깎을 때, 위쪽에 깎이기 어려운 것이 있으면 그 그늘 아래가 덜 깎여 능선이 남는다. 능선은 아래로 내려갈수록 사라지지 않고 이어진다. 보호막은 표면 요철을 평탄하게 덮어 출발점을 없앤다. 그러나 시료 속에 묻힌 텅스텐 플러그 같은 재질 차이는 보호막으로 해결되지 않는다. 이때는 시료를 좌우로 몇 도씩 기울여 가며 깎는 흔들기 가공(Rocking mill)으로 줄무늬 방향을 흩뜨리거나, 시료를 뒤집어 균일한 실리콘 쪽에서 빔이 들어가게 한다(후면 가공).

SIMULATOR

커튼 현상 모형

시료

보호막 두께 흔들기 각도

줄무늬 진폭 (깊이 1 µm)—

줄무늬 진폭 (깊이 4 µm)—

평가—

해볼 것: ① "표면 요철"에서 보호막을 1 µm 이상 올리면 줄무늬가 거의 사라진다. ② "묻힌 W"에서는 보호막을 아무리 두껍게 해도 텅스텐 아래 줄무늬가 남는다. 흔들기 각도를 ±5° 이상 주면 깊은 곳부터 흐려진다. 원인 바로 아래는 여전히 남는다. ③ 줄무늬는 항상 빔 방향과 나란하다. 시료를 돌려 다시 깎았을 때 방향이 따라 돌면 인공물이고, 그대로면 시료의 구조다. (열별 식각 속도 차를 누적한 단순 모형. 폭 6 µm, 깊이 4 µm)

가스 보조 공정과 회로 수정

FIB는 깎기만 하지 않는다. 가스 주입 장치(Gas injection system, GIS)의 가는 노즐을 가공 지점 수백 µm 앞까지 넣고 전구체 기체를 흘리면, 분자가 표면에 한두 층 흡착한다. 여기에 빔을 쏘면 빔과 그것이 만든 이차 전자가 흡착 분자를 분해한다. 비휘발성 조각은 그 자리에 남아 막이 되고, 휘발성 조각은 펌프로 빠져나간다. 빔이 지나간 곳에만 막이 쌓이므로 마스크 없이 원하는 모양을 그릴 수 있다.

가스 보조 증착. 표면에 흡착한 전구체를 빔이 분해해 비휘발성 성분만 남긴다. 빔 전류 밀도가 너무 높으면 흡착층이 다시 채워지기 전에 다 써 버려 증착보다 스퍼터링이 이긴다. 그래서 증착은 낮은 전류 밀도(면적당 수 pA/µm²)와 짧은 체류 시간으로 한다.

목적	가스(예)	결과와 특징
금속 증착	백금 유기 금속, W(CO)₆	Pt 또는 W. 탄소와 Ga가 수십 % 섞여 비저항이 순수 금속의 수십~수백 배. 보호막, 배선 잇기, 프로브 패드
탄소 증착	나프탈렌 등 탄화수소	보호막. TEM·EDS에서 금속 신호가 겹치지 않게 할 때
절연막 증착	TEOS·실록산 + 산화제	SiO_x. 회로 수정에서 새 배선 아래 절연
선택 식각	XeF₂	Si·절연막의 식각 속도를 수 배~10배 이상 높이고 재증착을 줄인다. 금속 배선 위 절연막 열기
선택 식각	요오드·염소계	알루미늄 등 금속 식각 촉진. 구리에는 결정 방향 의존을 줄이는 전용 가스를 쓴다
선택 식각	수증기	탄소계(감광막, 폴리이미드, 다이아몬드) 식각 촉진

전자 빔으로도 같은 증착이 된다(EBID). 속도는 느리지만 표면을 깎지도 Ga를 박지도 않으므로, 최상층을 보존해야 하는 TEM 시료의 첫 보호막에 쓴다.

회로 수정: 끊고 이어서 가설을 시험한다

증착과 식각을 합치면 완성된 칩의 배선을 고칠 수 있다. 이것이 회로 수정(Circuit edit)이다. 절연막에 구멍을 뚫어 배선을 드러내고, 이온 빔으로 끊거나, 금속을 증착해 다른 넷과 잇는다. 본래 용도는 설계 오류를 마스크 재제작 전에 몇 개의 칩에서 미리 고쳐 보는 것이지만, 불량 분석에서도 쓰임이 분명하다.

가설 검증. 의심 넷을 끊어 구동단과 부하를 분리하거나, 의심 구간을 증착 배선으로 우회시킨 뒤 다시 테스트한다. 불량이 사라지면 그 구간이 원인이라는 전기적 증거가 된다. 단면을 내기 전에 할 수 있는, 결함을 보존하는 확인이다.
프로브 패드 만들기. 깊은 층의 가는 배선까지 구멍을 뚫고 금속을 채워 표면에 수 µm 크기 패드를 만든다. 내부 노드에 탐침을 대고 파형이나 I-V를 잰다.
후면 접근. 플립칩과 배선 층이 많은 칩은 위에서 내려가기 어렵다. 실리콘을 얇게 갈고 뒷면에서 트렌치를 파 M1 가까운 배선에 닿는다. 트랜지스터 사이의 좁은 틈(STI)으로 내려가야 하므로 CAD 레이아웃과의 정렬이 수십 nm 수준이어야 한다.

회로 수정의 한계증착 금속의 저항은 높다. 수 µm 길이의 FIB 배선은 수십~수백 Ω이 되어 고속 신호 경로에 넣으면 그 자체가 지연을 만든다. 수정 과정에서 주변 트랜지스터에 Ga와 전하가 들어가 문턱 전압이 변하기도 한다. "수정 후 불량이 사라졌다"는 강한 증거지만, "수정 후에도 불량이 남았다"는 가설이 틀렸다는 뜻일 수도, 수정 자체가 새 문제를 만들었다는 뜻일 수도 있다.

TEM 라멜라: 두께 100 nm의 창

SEM으로 부족하면 TEM으로 간다. TEM은 전자가 시료를 통과해야 하므로 시료가 약 100 nm 이하로 얇아야 한다. 칩의 특정 비아 하나를 그 두께의 박편으로 떼어 낼 수 있는 방법은 사실상 FIB뿐이다. 이 박편을 라멜라(Lamella)라 한다.

인시추 리프트아웃. ①②는 위에서, ③④⑤는 옆에서 본 모습. ① 관심 지점 위에 보호막을 올리고 양옆에 표식을 판다. ② 앞뒤로 트렌치를 파 두께 약 1~2 µm의 벽을 남긴다. ③ 시료를 기울여 벽의 바닥과 옆을 U자로 끊고 한쪽 귀만 남긴다. ④ 탐침을 Pt 증착으로 용접한 뒤 남은 귀를 끊고 들어 올린다. ⑤ 구리나 몰리브덴 그리드 기둥에 용접하고 탐침을 끊은 다음, 양쪽에서 번갈아 깎아 창을 만든다.

박막화는 전류를 단계적으로 낮추며 한다. 약 1 µm에서 300 nm까지는 수백 pA, 100 nm 근처까지는 수십 pA로 양쪽 면을 번갈아 깎는다. 빔 꼬리 때문에 위쪽이 더 깎여 쐐기 모양이 되므로 시료를 1~2° 기울여 보상한다. 마지막으로 5 keV, 이어서 2 keV 이하에서 양쪽 면을 쓸어 30 keV가 남긴 비정질 층을 걷어 낸다.

두께가 왜 중요한가. 너무 두꺼우면 전자가 여러 번 산란해 영상이 흐려지고, 깊이 방향으로 서로 다른 구조가 겹쳐 투영된다. 28 nm급 비아의 지름은 약 45 nm인데 라멜라가 150 nm면 비아 앞뒤의 절연막과 이웃 구조가 함께 찍힌다. 너무 얇으면 양쪽 손상층이 전체를 차지하고, 라멜라가 휘며, 결함이 박편 밖으로 깎여 나갈 수 있다. 목표는 보통 50~100 nm이고, 핀펫·GAA 같은 첨단 소자는 핀 하나만 담기 위해 20~30 nm까지 내려간다. 두께와 영상 대비의 관계는 12장에서 자세히 다룬다.

SIMULATOR

라멜라 박막화: 두께·손상층·결함 포함

라멜라 두께 중심 어긋남

마지막 가공 에너지

손상층 (한 면)—

남은 결정질—

보이드 포함—

두께 / 평균 자유 행로—

평가—

해볼 것: ① 두께 200 nm에서는 영상이 어둡고 비아가 앞뒤 절연막과 겹쳐 보이드 대비가 약하다. 80 nm로 줄이면 또렷해진다. ② 30 keV인 채로 40 nm까지 깎으면 양쪽 손상층 20 nm씩이 전부를 차지한다. 격자 정보가 없는 시료다. 2 keV로 마무리하면 같은 두께에서 결정질이 90% 남는다. ③ 중심 어긋남을 ±40 nm로 주고 두께를 50 nm로 줄이면 보이드가 박편 밖으로 나간다. 얇게 만들수록 위치 정밀도가 더 필요하다. (위: 위에서 본 라멜라, 빔은 양쪽 면을 스치며 지나간다. 아래: 투과 영상 예고. 비정질 층 두께는 실리콘 기준 대표값, 평균 자유 행로는 약 120 nm로 가정)

평면 라멜라와 역방향 가공

단면 라멜라는 깊이 방향 구조를 보여 주지만, 결함이 어느 비아에 있는지 모르고 넓은 면적을 한 번에 봐야 할 때는 표면과 나란한 평면 라멜라(Plan-view lamella)를 뜬다. 게이트 산화막의 핀홀, 콘택 배열 중 하나의 이상처럼 위에서 봐야 찾기 쉬운 결함에 쓴다. 대신 층 하나만 담기므로 위아래 관계는 잃는다.

역방향 가공(Backside 또는 inverted thinning)은 떼어 낸 라멜라를 뒤집어 그리드에 붙이고 실리콘 기판 쪽에서 빔이 들어가게 하는 방법이다. 빔이 금속 배선을 먼저 지나면 그 아래의 트랜지스터 영역에 커튼이 생기는데, 뒤집으면 균일한 실리콘을 먼저 지나므로 소자 영역이 깨끗하다. 관심 대상이 게이트·핀이면 역방향, 상층 배선이면 정방향이 유리하다.

더 넓게, 더 가늘게: 3D·플라즈마 FIB·He 이온

3D 연속 단면

slice and view를 자동으로 수백 장 반복하면 단면 영상의 묶음이 생기고, 이를 쌓아 3차원으로 재구성할 수 있다. 한 장 두께는 보통 5~20 nm다. 결함이 어디에 있는지 수십 nm 정밀도로 알지 못해도 그 부피 안에만 있으면 놓치지 않으며, 보이드의 모양과 부피, 균열이 이어진 경로를 입체로 볼 수 있다. 대가는 시간(수 시간~하루)과, 그 부피 전체가 사라진다는 것이다. TEM으로 갈 시료는 남지 않는다.

이온을 바꾸면 규모가 바뀐다

갈륨 이온원은 전류가 수십 nA를 넘으면 스폿이 급히 커진다. 패키지, TSV, 범프처럼 수백 µm 규모의 단면에는 맞지 않는다. 플라즈마 FIB(Plasma FIB, PFIB)는 유도 결합 플라즈마에서 Xe⁺를 뽑아 µA급 전류에서도 빔을 유지한다. 제거 속도가 Ga FIB의 수십 배이고, Xe는 비활성이라 시료에 갈륨 오염을 남기지 않는다(알루미늄, 화합물 반도체 시료에서 Ga가 입계에 스며드는 문제가 없다). 반대쪽 끝에는 헬륨 이온 현미경이 있다. 원자 몇 개 크기의 방출점에서 나온 He⁺를 0.5 nm 안팎으로 모아 표면 영상을 찍고, 스퍼터 수율이 매우 낮아 손상 없이 관찰하거나 수 nm 폭의 미세 가공을 한다. 네온은 그 중간이다.

이온	이온원	전류 범위 (약)	최소 스폿 (약)	강점	약점
Ga⁺	액체 금속 (LMIS)	1 pA ~ 65 nA	3~5 nm	수 nm~수십 µm 가공의 표준. 단면, 라멜라, 회로 수정	Ga 주입·오염, 큰 부피는 느림
Xe⁺	유도 결합 플라즈마	수 pA ~ 2 µA	15~25 nm	수백 µm 규모(패키지, TSV, 범프). Ga 오염 없음, 손상층이 더 얇다	저전류 분해능이 Ga보다 낮다
He⁺ · Ne⁺	기체 전계 이온원	0.1 ~ 100 pA	0.5 nm (He), 2 nm (Ne)	고분해능 표면 영상, 수 nm 미세 가공, 절연체 영상	제거 속도 매우 낮음. He가 표면 아래에 모여 기포를 만든다

한계: 그 자리의 시료는 사라진다

FIB는 이 책에서 처음으로 결함 자체를 없앨 수 있는 기법이다. 전기 측정, 에미션, OBIRCH, SEM은 시료를 거의 그대로 둔다. 단면 가공은 절단면 앞쪽의 모든 것을 스퍼터해 진공 속으로 날려 보낸다. 그래서 세 가지 원칙이 따른다.

자르기 전에 할 수 있는 측정을 모두 끝낸다. 나노프로빙, 전압 대비, 회로 수정으로 하는 가설 검증은 모두 절단 전의 일이다.
위치 정밀도가 성패를 가른다. 절단면이 결함에서 수십 nm만 벗어나도 정상 구조만 보인다. 앞 단계가 "이 넷 어딘가"까지만 좁혔다면 단면 한 장으로는 찾지 못한다. slice and view로 훑거나, 평면에서 먼저 위치를 확정한다.
다음 분석을 미리 정한다. SEM으로 끝낼지 TEM으로 갈지에 따라 가공이 달라진다. 단면을 끝까지 밀고 들어가 결함 한가운데를 잘랐다면, 라멜라로 만들 반대쪽 절반이 충분히 남았는지부터 봐야 한다.

이 기법이 주는 것과 못 주는 것FIB는 지정한 자리의 깊이 방향 형상을 수 nm 정밀도로 드러내고, TEM이 볼 수 있는 시료를 만들어 준다. 그 자리가 어디인지는 알려 주지 않는다. 위치는 앞 장들의 몫이다. 계면의 원자 배열과 성분도 알려 주지 않는다. 그것은 뒤 장들의 몫이다. 그리고 절단면에는 약 20 nm의 손상층과 Ga가 남으므로, 절단면에서 얻은 성분 분석의 Ga 신호는 시료가 아니라 장비의 흔적이다.

사건 파일

CASE FB-28사건 파일 · 11장

비아 바닥의 어두운 틈

앞에서 M3까지 층을 제거한 뒤, 전압 대비로 의심 V2 위의 M3 조각이 부유 상태임을 보았고 나노프로빙으로 그 비아의 저항이 약 4.2 kΩ(정상 약 3 Ω)임을 쟀다. 전기 측정은 끝났다. 이제 자른다.

M3 조각 위에 전자 빔 Pt를 얇게, 이어서 이온 빔 Pt를 덮었다. 비아 중심 예상 위치의 약 150 nm 앞까지 거친 가공을 하고, 전류를 낮춰 10 nm씩 전진하며 SEM으로 확인했다. M2가 나타나고, 비아가 나타난 뒤, 비아 바닥과 M2 사이에 어두운 틈이 보였다. 보이드다. 이웃한 정상 비아의 단면에는 그런 틈이 없다.

그러나 SEM 영상으로는 여기까지다. 틈의 폭은 수십 nm이고, 그 둘레의 배리어가 이어져 있는지, 틈 아래 계면에 무엇이 있는지는 분해능과 절단면 손상층에 가려 읽을 수 없다. 절단을 멈추고, 남은 절반을 반대쪽에서 깎아 비아 중심을 담은 TEM 라멜라를 만들었다. 2 keV로 마무리한 최종 두께는 약 80 nm다.

얻은 단서의심 V2 바닥에 보이드가 실제로 있다. 고저항의 물리적 실체를 처음으로 확인했다.

아직 모르는 것보이드가 왜 생겼는가. 배리어는 온전한가, 비아 바닥 계면에 무엇이 있는가.

다음 단계두께 약 80 nm 라멜라를 TEM·STEM으로 관찰한다(12장).

핵심 정리

FIB는 30 keV Ga⁺의 스퍼터링으로 깎는다. 제거 속도는 부피 스퍼터율(실리콘 약 0.27 µm³/nC)과 빔 전류의 곱이고, 수율은 재질과 입사각에 따라 달라 약 80°에서 최대가 된다.
큰 전류는 빠르지만 스폿이 크고 손상이 깊다. 보호막 → 거친 가공 → 낮은 전류 마무리 → SEM 관찰의 순서를 지키고, 이중 빔으로 깎으면서 본다.
커튼 줄무늬, 재증착, 약 20 nm의 비정질 층, 구리 결정립별 식각 차는 장비가 만든 인공물이다. 보호막, 저전류·저에너지 마무리, 흔들기·후면 가공으로 줄인다.
가스 보조 공정으로 금속·절연막을 증착하고 선택 식각한다. 회로 수정은 넷을 끊고 이어 결함을 보존한 채 가설을 전기적으로 검증하는 수단이다.
TEM 라멜라는 보호막, 트렌치, 언더컷, 리프트아웃, 박막화, 저에너지 마무리로 만든다. 두께 50~100 nm가 표준이며, 두꺼우면 겹치고 얇으면 손상층과 위치 오차가 지배한다.
깎은 자리는 되돌릴 수 없다. 절단면이 결함에서 수십 nm만 벗어나도 놓치므로, 자르기 전 측정을 모두 끝내고 slice and view로 접근한다.

확인 퀴즈

실리콘에 폭 20 µm, 깊이 10 µm, 길이 15 µm의 계단형 트렌치(부피는 직육면체의 절반 = 1,500 µm³)를 9 nA Ga 빔으로 판다. 부피 스퍼터율이 0.27 µm³/nC일 때 걸리는 시간은 약 얼마인가?

t = V / (Y_v I) = 1500 / (0.27 × 9) ≈ 620초, 약 10분이다. 재증착 때문에 실제로는 더 걸린다.

FIB 단면 영상에서 텅스텐 콘택 아래 실리콘에 세로 줄무늬가 보인다. 이것이 시료의 결함이 아니라 커튼 현상임을 확인하는 가장 직접적인 방법은?

커튼은 빔 방향과 나란하다. 빔 방향을 바꿨을 때 줄무늬가 따라 돌면 인공물이다. 묻힌 재질 차이가 원인이면 보호막을 더해도 사라지지 않는다.

30 keV로만 깎아 두께 40 nm의 실리콘 라멜라를 만들었다. 어떤 문제가 가장 큰가?

30 keV Ga는 실리콘 측벽에 한 면당 약 20 nm의 비정질 층을 남긴다. 얇은 라멜라일수록 5 keV, 2 keV 마무리가 필수다.

의심 넷의 한 구간을 FIB 증착 배선으로 우회시켰더니 저전압 불량이 사라졌다. 이 결과에서 말할 수 있는 것은?

회로 수정은 "어디"를 전기적으로 확인해 줄 뿐, "무엇"과 "왜"는 알려 주지 않는다. 결함을 건드리지 않았으므로 이후 단면·TEM 분석을 할 수 있다는 것이 장점이다.